Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le samedi 31.10.2020 à 7:00 AM CET
Paramétrages

Paramétrages

Aller à Demande

1. WO2004095512 - ECHANTILLONNEURS-BLOQUEURS A CORRECTION D'ERREUR DE DECALAGE, PROCEDES CORRESPONDANTS, ET SYSTEMES Y FAISANT APPEL

Numéro de publication WO/2004/095512
Date de publication 04.11.2004
N° de la demande internationale PCT/US2004/011527
Date du dépôt international 15.04.2004
CIB
G11B 20/10 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
BENREGISTREMENT DE L'INFORMATION BASÉ SUR UN MOUVEMENT RELATIF ENTRE LE SUPPORT D'ENREGISTREMENT ET LE TRANSDUCTEUR
20Traitement du signal, non spécifique du procédé d'enregistrement ou de reproduction; Circuits correspondants
10Enregistrement ou reproduction numériques
CPC
G11C 27/024
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
27Electric analogue stores, e.g. for storing instantaneous values
02Sample-and-hold arrangements
024using a capacitive memory element
Déposants
  • CIRRUS LOGIC, INC. [US]/[US] (AllExceptUS)
  • PRASAD, Ammisetti, V. [IN]/[US] (UsOnly)
  • THOMPSON, Karl [US]/[US] (UsOnly)
  • MELANSON, John, Laurence [US]/[US] (UsOnly)
  • SOMAYAJULA, Shyam [IN]/[US] (UsOnly)
Inventeurs
  • PRASAD, Ammisetti, V.
  • THOMPSON, Karl
  • MELANSON, John, Laurence
  • SOMAYAJULA, Shyam
Mandataires
  • MURPHY, James, J.
Données relatives à la priorité
10/417,44316.04.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SAMPLE AND HOLD CIRCUITS AND METHODS WITH OFFSET ERROR CORRECTION AND SYSTEMS USING THE SAME
(FR) ECHANTILLONNEURS-BLOQUEURS A CORRECTION D'ERREUR DE DECALAGE, PROCEDES CORRESPONDANTS, ET SYSTEMES Y FAISANT APPEL
Abrégé
(EN)
A sample and hold circuit including a sampling capacitor for storing a sample of an input signal, an output stage for outputting the sample stored on the sampling capacitor; and input circuitry for sampling the input signal and storing the sample on the sampling capacitor. The input circuitry includes an autozeroing input buffer which selectively samples the input signal during a first operating phase and holds a sample of the input signal during a second operating phase. The autozeroing input buffer cancels any offset error. The input circuitry also includes switching circuitry for selectively coupling the sampling capacitor with an input of the sample and hold circuitry during the second operating phase and to an output of the autozeroing input buffer during the first operating phase.
(FR)
La présente invention concerne un échantillonneur-bloqueur comportant un condensateur d'échantillonnage utilisé pour conserver un échantillon d'un signal d'entrée, un étage de sortie servant à produire en sortie l'échantillon conservé par le condensateur d'échantillonnage, et des circuits d'entrée servant à l'échantillonnage du signal d'entrée et au stockage de l'échantillon dans le condensateur d'échantillonnage. Les circuits d'entrée comprennent un tampon d'entrée à zéro automatique qui échantillonne sélectivement le signal d'entrée pendant une première phase de mise en oeuvre, et bloque un échantillon du signal d'entrée pendant une seconde phase de mise en oeuvre. Le tampon d'entrée à zéro automatique supprime toute erreur de décalage. Les circuits d'entrée comprennent également des circuits de commutation servant au couplage sélectif du condensateur échantillonneur sur une entrée des échantillonneurs-bloqueurs pendant la seconde phase de mise en oeuvre et sur une sortie du tampon d'entrée à zéro automatique pendant la première phase de mise en oeuvre.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international