WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004095297) METHODOLOGIE POUR TESTER DES BUS SERIELS AVEC DES PERFORMANCES ELEVEES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/095297    N° de la demande internationale :    PCT/US2004/004219
Date de publication : 04.11.2004 Date de dépôt international : 11.02.2004
CIB :
G06F 11/26 (2006.01), G06F 13/00 (2006.01), G06F 19/00 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US)
Inventeurs : NEJEDLO, Jay; (US).
WIZNEROWICZ, Michael; (US).
ELLIS, David; (US).
GLASS, Richard, S.; (US).
MARTWICK, Andrew; (US).
SCHOENBORN, Theodore; (US)
Mandataire : MALLIE, Michael, J.; Blakely, Sokoloff, Taylor & Zafman, 7th floor, 12400 Wilshire Boulevard, Los Angeles, CA 90025 (US)
Données relatives à la priorité :
10/396,071 25.03.2003 US
Titre (EN) A HIGH PERFORMANCE SERIAL BUS TESTING METHODOLOGY
(FR) METHODOLOGIE POUR TESTER DES BUS SERIELS AVEC DES PERFORMANCES ELEVEES
Abrégé : front page image
(EN)According to one embodiment, a built-in self test (IBIST) architecture/methodology is disclosed. The IBIST provides for testing the functionality of an interconnect (such as a bus) between a transmitter and a receiver component. The IBIST architecture includes a pattern generator and a pattern checker. The pattern checker operates to compare a received plurality of bits (for the pattern generator) with a previously stored plurality of bits.
(FR)Dans l'un de ses modes de réalisation, cette invention concerne une architecture/méthodologie d'auto-test incorporé (IBIST). Cette architecture/méthodologie IBIST permet de tester la fonctionnalité d'une interconnexion (par exemple un bus) entre un émetteur et un composant récepteur. Cette architecture IBIST comprend un générateur de formes et un vérificateur de configurations. Le vérificateur de configurations sert à comparer plusieurs bits reçus (pour le générateur de formes) avec plusieurs bits préalablement mis en mémoire.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)