Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2004068340 - PROCESSEUR VLIW DE BANDE LATERALE

Numéro de publication WO/2004/068340
Date de publication 12.08.2004
N° de la demande internationale PCT/US2004/002326
Date du dépôt international 28.01.2004
CIB
G06F 9/38 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
30Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
38Exécution simultanée d'instructions
CPC
G06F 9/3853
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3836Instruction issuing, e.g. dynamic instruction scheduling, out of order instruction execution
3853of compound instructions
G06F 9/3885
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3885using a plurality of independent parallel functional units
Déposants
  • SUN MICROSYSTEMS INC. [US]/[US] (AllExceptUS)
  • DAMRON, Peter C. [US]/[US] (UsOnly)
Inventeurs
  • DAMRON, Peter C.
Mandataires
  • ZAGORIN O'BRIEN & GRAHAM LLP O'BRIEN DAVID W. ET AL.
Données relatives à la priorité
10/352,58828.01.2003US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SIDEBAND VLIW PROCESSOR
(FR) PROCESSEUR VLIW DE BANDE LATERALE
Abrégé
(EN) A sideband VLIW processing technique is provided. The sideband VLIW processing technique utilizes processor executable code and sideband information that identifies grouping and scheduling of the processor instructions to be executed by a sideband VLIW processor. The sideband information is ignored by processors without sideband VLIW processing capability, thus providing backward compatibility for the processor executable code. The sideband VLIW processor does not have the run-time scheduling circuitry of superscalar processors and instead has circuitry to read and interpret sideband information. Multiple sets of sideband information can be provided for a single corresponding executable program, one set for each different sideband VLIW processor implementation.
(FR) L'invention concerne une technique de traitement VLIW de bande latérale. Cette technique de traitement VLIW de bande latérale fait appel à un code exécutable par processeur et à des informations de bande latérale permettant d'identifier le groupage et l'ordonnancement des instructions du processeur destinées à être exécutées par un processeur VLIW de bande latérale. Les informations de bande latérale sont ignorées par les processeurs sans capacité de traitement VLIW de bande latérale, ce qui permet d'obtenir une compatibilité amont pour le code exécutable par processeur. Le processeur VLIW de bande latérale ne possède pas de circuits d'ordonnancement d'exécution de processeurs superscalaires, mais, à la place de ceux-ci, des circuits permettant de lire et d'interpréter les informations de bande latérale. Des ensembles multiples d'informations de bande latérale peuvent être utilisés pour un programme exécutable correspondant unique, soit un ensemble pour chaque implémentation de processeur VLIW de bande latérale différente.
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international