WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004064251) CIRCUIT AMPLIFICATEUR DE GAIN VARIABLE ET MACHINE RADIO
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/064251    N° de la demande internationale :    PCT/JP2004/000181
Date de publication : 29.07.2004 Date de dépôt international : 14.01.2004
CIB :
H03G 1/00 (2006.01), H03G 3/00 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma Kadoma-shi, Osaka 571-8501 (JP) (Tous Sauf US).
UDAGAWA, Masaharu; (US Seulement)
Inventeurs : UDAGAWA, Masaharu;
Mandataire : OGURI, Shohei; Eikoh Patent Office 13th Floor, ARK Mori Building 12-32, Akasaka 1-chome Minato-ku, Tokyo 107-6013 (JP)
Données relatives à la priorité :
2003-6171 14.01.2003 JP
Titre (EN) VARIABLE GAIN AMPLIFIER CIRCUIT AND RADIO MACHINE
(FR) CIRCUIT AMPLIFICATEUR DE GAIN VARIABLE ET MACHINE RADIO
(JA) 可変利得増幅回路及び無線機
Abrégé : front page image
(EN)A variable gain amplifier circuit in which current decreases when the voltage gain is lowered and the distortion characteristic substantially hardly deteriorate. The bases of bipolar transistors (Q1, Q3, Q5; Q2, Q4, Q6) constituting grounded emitter circuits are interconnected commonly. Switches (SW2, SW1, SW0) are provided to the emitter sides of the bipolar transistors. By switching the switches (SW2, SW1, SW0), the potentials of the emitter sides are made a ground potential gnd to select a grounded emitter amplifier circuit with a different voltage gain to control the voltage gain. The corrector currents I0 and the emitter resistances Re of the grounded emitter amplifier circuits are different from one another, and the ratio between the collector currents I0 is in inverse proportion to the ratio between the emitter resistances Re. As a result, the collector current I0 of each grounded emitter amplifier circuit decreases as the voltage grain is lowered, and the distortion characteristic substantially hardly deteriorate.
(FR)L'invention concerne un circuit amplificateur de gain variable dans lequel le courant diminue lorsque le gain de tension est abaissé et la caractéristique de distorsion ne se dégrade sensiblement pas. Les bases des transistors bipolaires (Q1, Q3, Q5; Q2, Q4, Q6) constituant des circuits émetteurs mis à la terre sont reliés entre eux de façon classique. Des commutateurs (SW2, SW1, SW0) sont disposés sur les côtés émetteurs des transistors bipolaires. Par commutation des commutateurs (SW2, SW1, SW0), les potentiels des côtés émetteurs sont mis à la terre afin de choisir un circuit amplificateur d'émetteur mis à la terre avec un gain de tension différent en vue de commander le gain de tension. Les courants correcteurs (I0) et les résistances d'émetteur (Re) des circuits amplificateurs d'émetteur mis à la terre sont différents les uns des autres, et le rapport entre les courants collecteurs (I0) équivaut à une proportion inverse du rapport entre les résistances d'émetteur (Re). Le courant collecteur (I0) de chaque circuit amplificateur d'émetteur mis à la terre diminue donc à mesure que le gain de tension est abaissé, et la caractéristique de distorsion ne se dégrade sensiblement pas.
(JA) 本発明の課題は、電圧利得を下げたときに電流が減少し、かつ歪み特性の劣化が実質的にない可変利得増幅回路を提供することである。 複数のエミッタ接地増幅回路を構成するバイポーラトランジスタQ1、Q3、Q5及びQ2、Q4、Q6のベースを共通とし、バイポーラトランジスタのエミッタ側にそれぞれスイッチSW2、SW1、SW0を設けて構成する。スイッチSW2、SW1、SW0を切り替えてエミッタ側を接地電位gndにすることにより、電圧利得の異なるエミッタ接地増幅回路を選択して電圧利得を制御する。また、各エミッタ接地増幅回路の間でコレクタ電流I0とエミッタ抵抗Reをそれぞれ異なる値とし、コレクタ電流I0の比がエミッタ抵抗Reの比に反比例するように設定することにより、電圧利得を下げたときにコレクタ電流I0が減り、かつ歪み特性の劣化を実質的になくすことができる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)