WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004064110) BOITIER COMPACT POUR DISPOSITIF DE CONDUCTION LATERALE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/064110    N° de la demande internationale :    PCT/US2003/040543
Date de publication : 29.07.2004 Date de dépôt international : 18.12.2003
CIB :
H01L 23/495 (2006.01)
Déposants : GEM SERVICES, INC. [US/US]; 1550 Sheffield Avenue, San Jose, CA 95125 (US)
Inventeurs : HARNDEN, James; (US).
LAM, Allen, K.; (US).
WILLIAMS, Richard, K.; (US).
CHIA, Anthony; (SG).
CHU, Weibing; (CN)
Mandataire : TOBIN, Kent, J.; Townsend and Townsend and Crew LLP, Two Embarcadero Center, 8th Floor, San Francisco, CA 94111-3834 (US)
Données relatives à la priorité :
60/437,822 03.01.2003 US
10/735,585 12.12.2003 US
Titre (EN) SPACE-EFFICIENT PACKAGE FOR LATERALLY CONDUCTING DEVICE
(FR) BOITIER COMPACT POUR DISPOSITIF DE CONDUCTION LATERALE
Abrégé : front page image
(EN)Efficient utilization of space in a laterally-conducting semiconductor device package (300) is enhanced by creating at least one supplemental downbond pad portion (311) of the diepad (308) for receiving the downbond wire (312) from the ground contact (314) of the device. The supplemental diepad portion (311) may occupy area at the end or side of the package formerly occupied by non-integral leads (306d-h). By receiving the substrate downbond wire, the supplemental diepad portion allows a greater area of the main diepad to be occupied by a die (302) having a larger area, thereby enhancing space efficiency of the package.
(FR)L'utilisation efficace d'espace dans un boîtier de dispositif à semi-conducteur de conduction latérale est améliorée par la création d'au moins une portion de plage de connexion descendante de la plage de puce pour la réception du câble de plage de connexion descendante à partir du contact de masse du dispositif. La portion supplémentaire de la plage de puce peut occuper une surface à l'extrémité ou sur le côté du boîtier précédemment occupée par des conducteurs non intégrés. Grâce à la réception du câble de plage de connexion descendante du substrat, la portion supplémentaire de la plage de puce permet l'occupation d'une plus grande surface de plage du puce principale par une puce présentant une plus grande surface, améliorant ainsi l'efficacité d'espace du boîtier.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)