WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004063799) PROCEDE DE FABRICATION D'UN RESEAU DE TRANSISTORS EN COUCHES MINCES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/063799    N° de la demande internationale :    PCT/CN2003/000013
Date de publication : 29.07.2004 Date de dépôt international : 08.01.2003
CIB :
G02F 1/1333 (2006.01), G02F 1/1362 (2006.01), H01L 21/84 (2006.01), H01L 27/12 (2006.01)
Déposants : QUANTA DISPLAY INC. [CN/CN]; No.189, Hua Ya 2nd Rd., Kuei Shan Hsiang, Tao Yuan Shien, Taiwan 333 (CN).
QUANTA DISPLAY JAPAN INC. [JP/JP]; Uchihiranomachi 3-2-12, Chuou-Ku, Osaka, 540-0037 (JP)
Inventeurs : HUNG, Meng-Yi; (CN)
Mandataire : NTD PATENT & TRADEMARK AGENCY LTD. BEIJING OFFICE; 10th Floor, Block A, Investment Plaza 27 Jinrongdajie, Beijing 100032 (CN)
Données relatives à la priorité :
Titre (EN) METHOD FOR MANUFACTURING THE THIN FILM TRANSISTOR ARRAY
(FR) PROCEDE DE FABRICATION D'UN RESEAU DE TRANSISTORS EN COUCHES MINCES
Abrégé : front page image
(EN)A method for manufacturing the thin film transistor array on a substrate with at least a prescribed display area, comprises the steps of forming a first patterned conductive layer on the substrat, said layer extended beyond the prescribed display area; forming a first dielectric layer on the substrate, and exposing the portion of the first patterned conductive layer outside the prescribed display area; forming a second patterned conductive layer on the first dielectric layer, so as to connect electrically with the exposing first conductive layer; forming a second dielectric layer with a plurality of contact-openings on the substrate; forming on the second dielectric layer a plurality of pixel electrodes which connect electrically with the second patterned conductive layer via the contact opening; and finally removing all the layer outside the prescribed display area. The method is suitable for avoiding the electrostatic discharge. The present invention also provides a partially finished thin film transistor.
(FR)La présente invention concerne un procédé de fabrication d'un réseau de transistors en couches minces sur un substrat doté d'au moins une zone d'affichage prédéfinie. Ledit procédé comprend les étapes consistant à former une première couche conductrice à motif sur le substrat, ladite couche s'étendant au-delà de la zone d'affichage prédéfinie; à former une première couche diélectrique sur le substrat et à exposer la partie de la première couche conductrice à motif à l'extérieur de la zone d'affichage prédéfinie; à former une seconde couche conductrice à motif sur la première couche diélectrique de manière à permettre la connexion électrique avec l'exposition de la première couche conductrice; à former une seconde couche diélectrique avec une pluralité d'ouvertures de contact sur le substrat; à former sur la seconde couche diélectrique une pluralité d'électrodes de pixels qui sont électriquement connectées à la seconde couche conductrice à motif par l'intermédiaire de l'ouverture de contact; et finalement à retirer toutes les couches extérieures à la zone d'affichage prédéfinie. Ce procédé permet d'éviter les décharges électrostatiques. La présente invention se rapporte également à un transistor à couches minces partiellement fini.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)