WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004061845) DISPOSITIF ET PROCEDE DE TRAITEMENT DE SIGNAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/061845    N° de la demande internationale :    PCT/JP2003/016842
Date de publication : 22.07.2004 Date de dépôt international : 25.12.2003
CIB :
G11B 20/10 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 571-8501 (JP) (Tous Sauf US).
HORIBE, Ryusuke [JP/JP]; (JP) (US Seulement).
AIDA, Kazutoshi [JP/JP]; (JP) (US Seulement)
Inventeurs : HORIBE, Ryusuke; (JP).
AIDA, Kazutoshi; (JP)
Mandataire : MAEDA, Hiroshi; Honmachi-nakajima Bldg., 4-8, Utsubohonmachi 1-chome, Nishi-ku, Osaka-shi, Osaka 550-0004 (JP)
Données relatives à la priorité :
2002-379155 27.12.2002 JP
Titre (EN) SIGNAL PROCESSING DEVICE AND SIGNAL PROCESSING METHOD
(FR) DISPOSITIF ET PROCEDE DE TRAITEMENT DE SIGNAL
(JA) 信号処理装置及び信号処理方法
Abrégé : front page image
(EN)A signal processing device and a signal processing method employ a feedback loop configuration having a calculation amplification unit (1) for amplifying a reproduction signal of recording information and a gain offset control unit (6) for controlling the output amplitude and offset of the calculation amplification unit (1) to be predetermined values, respectively. A binarization unit (7) receives an output of the calculation amplification unit (1) and performs binarization while adjusting the slice level by performing feedback control so that a duty ratio after the binarization is substantially at a predetermined value. By this binarization unit (7), it is possible to obtain accurate asymmetry amount information. According to this asymmetry amount information, the decision level of the Viterbi decoding unit (15) is switched, thereby reducing the reproduction error rate.
(FR)L'invention concerne un dispositif de traitement de signal et un procédé de traitement de signal qui mettent en oeuvre une configuration en boucle de rétroaction. Ce dispositif comprend une unité d'amplification de calcul (1) destinée à amplifier un signal de reproduction d'une information d'enregistrement et une unité de commande de décalage de gain (6) pour commander l'amplitude de sortie et le décalage de l'unification d'amplification de calcul (1) afin que cet amplitude de sortie et ce décalage présentent des valeurs prédéterminées, respectivement. Une unité de binarisation (7) reçoit une sortie de l'unité d'amplification de calcul (1) et effectue la binarisation tout en ajustant le niveau de tranche par commande de rétroaction de façon qu'un facteur de marche après la binarisation présente une valeur prédéterminée. Au moyen de cette unité de binarisation (7), il est possible d'obtenir des informations précises de quantité d'asymétrie. En fonction de ces informations de quantité d'asymétrie, le niveau de décision de l'unité de décodage Viterbi (15) est commuté, ce qui permet de réduire le taux d'erreurs de reproduction.
(JA) 記録情報の再生信号を増幅する演算アンプユニット(1)と、当該演算アンプユニット(1)の出力の振幅及びオフセットが各々所定値となるように制御するゲインオフセット制御ユニット(6)とを有するフィードバックループ構成を採用し、演算アンプユニット(1)の出力を受けて2値化後のデューティ比がほぼ所定値になるように帰還制御してスライスレベルを調整しながら2値化を行う2値化ユニット(7)で正確なアシンメトリ量情報を得る。このアシンメトリ量情報をもとにビタビ復号ユニット(15)の判定レベルを切り換えることで、再生エラーレートを低減する。
États désignés : CN, JP, KR, US.
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)