WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004061671) SOUS-SYSTEME DE MEMOIRE COMPORTANT DES MODULES DE MEMOIRE COMPRENANT UNE PLURALITE DE BLOCS DE MEMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/061671    N° de la demande internationale :    PCT/US2003/038917
Date de publication : 22.07.2004 Date de dépôt international : 09.12.2003
Demande présentée en vertu du Chapitre 2 :    19.07.2004    
CIB :
G06F 12/00 (2006.01), G06F 13/16 (2006.01)
Déposants : SUN MICROSYSTEMS, INC. [US/US]; 4150 Network Circle, Santa Clara, CA 95054 (US)
Inventeurs : DOBLAR, Drew, G.; (US).
WU, Chung-Hsiao, R.; (US)
Mandataire : MEYERTONS, HOOD, KIVLIN, KOWERT & GOETZEL, P.C.; KIVLIN, B. Noel, P.O. Box 398, Austin, TX 78767-0398 (US).
HARRIS, Ian; D. Young & Co., 21 New Fetter Lane, London, EC4A 1DA (GB)
Données relatives à la priorité :
10/328,682 23.12.2002 US
Titre (EN) MEMORY SUBSYSTEM INCLUDING MEMORY MODULES HAVING MULTIPLE BANKS
(FR) SOUS-SYSTEME DE MEMOIRE COMPORTANT DES MODULES DE MEMOIRE COMPRENANT UNE PLURALITE DE BLOCS DE MEMOIRE
Abrégé : front page image
(EN)A memory subsystem including memory modules having multiple banks. A memory subsystem includes a memory controller and a plurality of memory modules. The plurality of memory modules may be coupled to the memory controller by a memory interconnect having a data path including a plurality of data bits. Each of the plurality of memory modules includes a circuit board and a plurality of memory chips mounted to the circuit board. The circuit board includes a connector edge for connection to the memory interconnect. Each of the plurality of memory chips may be configured to store data in a plurality of storage locations. Each of the plurality of memory modules may be coupled to a respective mutually exclusive subset of the plurality of data bits.
(FR)La présente invention a trait à un sous-système de mémoire comportant des modules de mémoire comprenant une pluralité de blocs de mémoire. Un sous-système de mémoire comporte un contrôleur de mémoire et une pluralité de modules de mémoire. La pluralité de modules de mémoire peuvent être reliées au contrôleur de mémoire par une interconnexion de mémoires présentant un chemin de données incluant une pluralité de bits utiles. Chacune de la pluralité de modules de mémoire comprend une carte de circuit imprimé et une pluralité de puces mémoire montées au circuit imprimé. Le circuit imprimé comporte un bord de connecteur de connexion à l'interconnexion de mémoires. Chacune de la pluralité de puces mémoire peut être configurée pour le stockage de données dans une pluralité d'emplacements de mémoire. Chacun de la pluralité de modules de mémoire peut être relié à un sous-ensemble respectif incompatible de la pluralité de bits utiles.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)