WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004061636) DISPOSITIF USB ET PROCEDE DE CONTROLE D'UN DISPOSITIF USB
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/061636    N° de la demande internationale :    PCT/JP2002/013820
Date de publication : 22.07.2004 Date de dépôt international : 27.12.2002
CIB :
G06F 3/00 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588 (JP) (Tous Sauf US).
NAKANO, Manabu [JP/JP]; (JP) (US Seulement)
Inventeurs : NAKANO, Manabu; (JP)
Mandataire : SAKAI, Akinori; Tokyo Club Building, 2-6, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 100-0013 (JP)
Données relatives à la priorité :
Titre (EN) USB DEVICE AND METHOD FOR CONTROLLING USB DEVICE
(FR) DISPOSITIF USB ET PROCEDE DE CONTROLE D'UN DISPOSITIF USB
(JA) USB装置およびUSB装置の制御方法
Abrégé : front page image
(EN)An SE0 timer (3) detects that an SE0 state of a USB bus has continued for more than 3 ms and asserts an SE0 3ms detection signal to a suspend/reset judging circuit (4). The suspend/reset judging circuit (4) connects a pull-up resistor (6) to a D+ signal line, detects that the USB bus is in the SE0 state, and asserts a reset detection signal to a reset control circuit (7). The reset control circuit (7) asserts a threshold level change signal to a receiver (8) for high-speed mode. The receiver (8) changes the threshold to 250 mV. After operation of a chirp drive (K), when the reset control circuit (7) detects a K state of the USB state, the reset control circuit (7) negates the threshold level change signal to the receiver (8). The receiver (8) returns the threshold to 125 mV.
(FR)L'invention concerne un chronométreur SE0 (3), qui détecte qu'un état SE0 d'un bus USB a perduré pendant plus de 3 ms, et émet un signal de détection de cette durée de 3 ms du SE0 destiné à un circuit de détermination de suspension/réinitialisation (4). Le circuit de détermination de suspension/réinitialisation (4) connecte une résistance de polarisation à l'alimentation (6) à une ligne de signal D+; détecte l'état SE0 dans lequel se trouve le bus USB; et émet un signal de détection de réinitialisation destiné à un circuit de commande de réinitialisation (7). Le circuit de commande de réinitialisation (7) émet un signal de changement de niveau de seuil destiné à un récepteur (8) pour l'adoption du mode haut débit. Le récepteur (8) change la valeur de seuil et l'établit à 250 mV. Après mise en oeuvre d'une commande chirp (K), le circuit de commande de réinitialisation (7) détecte un état K de l'état de l'USB et refuse le signal de changement de la valeur de seuil au récepteur (8). Le récepteur (8) rétablit la valeur de seuil à 125 mV.
(JA) SE0タイマー(3)はUSBバスのSE0状態が3ms以上継続したことを検出し、サスペンド/リセット判別回路(4)へSE03ms検出信号をアサートする。サスペンド/リセット判別回路(4)はD+信号線にプルアップ抵抗(6)を接続し、USBバスがSE0状態であることを検出し、リセット制御回路(7)へリセット検出信号をアサートする。リセット制御回路(7)はハイスピード・モード用のレシーバ(8)へ閾値レベル変更信号をアサートする。レシーバ(8)は閾値を250mVに変更する。チャープドライブKの実行、終了後に、リセット制御回路7はUSBバスのK状態を検出したら、レシーバ(8)へ閾値レベル変更信号をネゲートする。レシーバ(8)は閾値を125mVに戻す。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)