WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004057667) PROCEDE DE REROUTAGE DE DISPOSITIFS MICROELECTRONIQUES SANS LITHOGRAPHIE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2004/057667 N° de la demande internationale : PCT/FR2003/050188
Date de publication : 08.07.2004 Date de dépôt international : 17.12.2003
Demande présentée en vertu du Chapitre 2 : 23.06.2004
CIB :
H01L 21/60 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/31 (2006.01) ,H01L 23/485 (2006.01)
Déposants : BALERAS, François[FR/FR]; FR (UsOnly)
DELAGUILLAUMIE, Fanny[FR/FR]; FR (UsOnly)
ZUSSY, Marc[FR/FR]; FR (UsOnly)
COMMISSARIAT A L'ENERGIE ATOMIQUE[FR/FR]; 31-33, rue de la Fédération F-75752 Paris 15ème, FR (AllExceptUS)
Inventeurs : BALERAS, François; FR
DELAGUILLAUMIE, Fanny; FR
ZUSSY, Marc; FR
Mandataire : POULIN, Gérard; c/o Brevatome 3, rue du Docteur Lancereaux F-75008 Paris, FR
BRYKMAN, Georges; c/o Brevatome 3, rue du Docteur Lancereaux F-75008 Paris, FR
Données relatives à la priorité :
02/1611718.12.2002FR
Titre (EN) METHOD FOR RE-ROUTING LITHOGRAPHY-FREE MICROELECTRONIC DEVICES
(FR) PROCEDE DE REROUTAGE DE DISPOSITIFS MICROELECTRONIQUES SANS LITHOGRAPHIE
Abrégé :
(EN) The invention concerns a method for making a wafer level electronic chip scale package, the wafer comprising at least one chip and said at least one chip including input/output contact pads on one surface of the wafer called front side, the method comprising the following steps: a) forming, by means of a mold or a complex stencil, an insulating stress-relaxing layer on said front surface, said relaxation layer covering the wafer front surface with a raised part including access wells at the input/output contact pads, and elsewhere, projecting parts designed to relax the stresses, each projecting part having a stepped shape comprising at least one prominent zone and at least one zone, recessed relative to said prominent zone, designed to support an electrical bond pad; b) forming electrically conductive tracks on the relaxation layer to connect the input/output contact pads to the corresponding electrical bond pads. The invention also concerns a mould or complex stencil for making a chip scale package using said inventive method as well as the resulting package itself.
(FR) L'invention concerne un procédé de réalisation d'un boîtier à la taille d'une puce électronique et réalisé à l'échelle du substrat, le substrat comportant au moins une puce et ladite au moins une puce possédant des plots d'entrée-sortie sur une face du substrat dite face avant, le procédé comprenant les étapes suivantes : a) formation, au moyen d'un moule ou d'un pochoir complexe, d'une couche isolante de relaxation de contraintes sur ladite face avant, ladite couche de relaxation recouvrant la face avant du substrat avec un relief présentant des puits d'accès au niveau des plots d'entrée-sortie, et ailleurs, des parties en saillie destinées à relaxer les contraintes, chaque partie en saillie ayant une forme étagée comprenant au moins une zone proéminente et au moins une zone, en retrait par rapport à ladite zone proéminente, destinée à supporter un plot de connexion électrique, b) formation de pistes électriquement conductrices sur la couche de relaxation pour connecter les plots d'entrée/sortie aux plots de connexion électrique correspondants, c) formation de moyens de contact électrique vers l'extérieur sur les plots de connexion électrique. L'invention concerne également, d'une part, un moule ou pochoir complexe destiné à réaliser un boîtier à la taille d'une puce selon le procédé de l'invention, et d'autre part, ledit boîtier en lui-même.
États désignés : JP, US
Office européen des brevets (OEB (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Langue de publication : français (FR)
Langue de dépôt : français (FR)