WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004055772) AFFICHEUR A MATRICE ACTIVE ET PROCEDE DE TEST DE CELUI-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/055772    N° de la demande internationale :    PCT/JP2003/014435
Date de publication : 01.07.2004 Date de dépôt international : 13.11.2003
CIB :
G09F 9/00 (2006.01), G09F 9/30 (2006.01), G09G 3/20 (2006.01), G09G 3/30 (2006.01), H05B 33/12 (2006.01), H05B 33/14 (2006.01)
Déposants : AGILENT TECHNOLOGIES, INC. [US/US]; 395 Page Mill Road, Palo Alto, CA 94306-0670 (US) (AE, AG, AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BY, BZ, CA, CF, CG, CH, CI, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GW, HR, HU, ID, IE, IL, IN, IS, IT, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MC, MD, MG, MK, ML, MN, MR, MW, MX, MZ, NE, NI, NL, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SI, SK, SL, SN, SY, SZ, TD, TG, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW only).
NORIMATSU, Hideyuki [JP/JP]; (JP) (US Seulement)
Inventeurs : NORIMATSU, Hideyuki; (JP)
Mandataire : OKUYAMA, Shoichi; 8th Floor, Akasaka NOA Bldg., 2-12, Akasaka 3-chome, Minato-ku, , Tokyo 107-0052 (JP)
Données relatives à la priorité :
2002-364492 16.12.2002 JP
2003-36275 14.02.2003 JP
2003-52628 28.02.2003 JP
Titre (EN) ACTIVE MATRIX DISPLAY AND ITS TESTING METHOD
(FR) AFFICHEUR A MATRICE ACTIVE ET PROCEDE DE TEST DE CELUI-CI
(JA) アクティブマトリクス型の表示装置およびその検査方法
Abrégé : front page image
(EN)Before an EL device is installed, its drive circuit can be tested. An active matrix display has at least a substrate, an electrode for a first display element constituting each pixel provided on the substrate, a first transistor (Q2) connected to the electrode and a current source line (Is(m)), a second transistor (Q1) connected to the gate of the first transistor (Q2) and a data holding signal line (Data(m)), a holding capacitor (C1) connected to the current source line (Is(m)) and the gate of the first transistor (Q2), and a third transistor (Qt) connected to the electrode and a gate signal line (Gate(n-1)) for a second display element adjacent to the first display element and adapted to cause the current flowing from the first transistor (Q2) to the electrode to flow into the gate signal line (Gate(n-1)) for the second display element. A testing method for testing such a display device is also disclosed.
(FR)Avant d'installer un dispositif électroluminescent, on peut tester son circuit d'attaque. Un afficheur à matrice active possède au moins un substrat, une électrode destinée à un premier élément d'afficheur constituant chaque pixel fourni sur le substrat, un premier transistor (Q2) connecté à l'électrode et à une ligne source de courant (Is(m)), un deuxième transistor (Q1) connecté à la grille du premier transistor (Q2) et à une ligne de signal de données (Données (m)), un condensateur de rétention (C1) connecté à la ligne source de courant (Is(m)) et à la grille du premier transistor (Q2) et, un troisième transistor (Qt) connecté à l'électrode et à la ligne de signal de grille (Grille (n-1)) destiné à un deuxième élément d'afficheur contigu au premier élément d'afficheur et conçu pour faire en sorte que le courant s'écoulant du premier transistor (Q2) à l'électrode s'écoule dans la ligne de signal de grille (Grille (n-1)) destinée au deuxième élément d'afficheur. Cette invention concerne aussi un procédé de test de ce dispositif afficheur.
(JA)本発明は、EL素子等の取付け前にその駆動回路を検査できるようにするものである。具体的には、本発明は、基板と、該基板上に設けられる各画素を構成する表示素子のための電極と、該電極と電流源配線Is(m)とにそれぞれ接続される第1のトランジスタQ2と、該第1のトランジスタQ2のゲートとデータ保持用信号配線Data(m)とにそれぞれ接続される第2のトランジスタQ1と、電流源配線Is(m)と第1のトランジスタQ2のゲートとにそれぞれ接続される保持容量C1と、前記電極と前記表示素子に隣接する別の表示素子用のゲート信号配線Gate(n−1)とに接続され、第1のトランジスタQ2から前記電極に流れる電流を、別の表示素子用のゲート信号配線Gate(n−1)へと導く第3のトランジスタQtとを少なくとも含むアクティブマトリクス型の表示装置とこの表示装置の検査方法とを提供する。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)