Ein digital gesteuerter Oszillator (1) umfasst einen Eingang zum Zuführen eines digitalen Eingangsworts (100), einen Addierer (10), einen stabilen lokalen Oszillator, sowie eine Verzögerungsschaltung (11, 12), welche eine Grobverzögerungsstufe (11) mit einer Mehrzahl von hintereinander geschalteten Grobverzögerungselementen (110) sowie eine Feinverzögerungsstufe (12) mit einer Mehrzahl von hintereinander geschalteten Feinverzögerungselementen (120) umfasst. Die Grobverzögerungsstufe (11) und die Feinverzögerungsstufe (12) sind so ausgebildet, dass die von der Grobverzögerungsstufe (11) und der Feinverzögerungsstufe (12) bewirkte Gesamtverzögerung so bemessen ist, dass sich die maximale Gesamtverzögerung und die minimale Gesamtverzögerung um höchstens eine Periode des Taktsignals unterscheiden. Die Verzögerung durch die Mehrzahl von Feinverzögerungselementen (120) entspricht der Verzögerung eines Grobverzögerungselements (110). Jedes Grobverzögerungselement (110) und jedes Feinverzögerungselement (120) umfasst einen eigenen ansteuerbaren Wähler (110c; 120f; 120k).

A digitally-controlled oscillator (1) comprises an input for the supply of a digital input word (100), an adder (10), a stable local oscillator and a delay circuit (11, 12), comprising a coarse delay stage (11) with a number of serially-connected coarse delay elements (110) and a fine delay stage (12) with a number of serially-connected fine delay elements (120). The coarse delay stage (11) and the fine delay stage (12) are embodied such that the total delay produced by the coarse delay stage (11) and the fine delay stage (12) are calculated such that the maximum total delay and the minimum total delay differ by at most one period of the cycle signal. The delay produced by the number of fine delay elements (120) corresponds to the delay of one coarse delay element (11). Each coarse delay element (110) and each fine delay element (120) comprise their own controllable selector (110c; 120f; 120k).

L'invention concerne un oscillateur à commande numérique (1) comportant une entrée destinée à l'alimentation d'un mot d'entrée numérique (100), un additionneur (10), un oscillateur local stable, ainsi qu'un circuit de retardement (11, 12) composé d'un étage de retardement grossier (11) comprenant une pluralité d'éléments de retardement grossier (110) montés en série, et d'un étage de retardement fin (12) comprenant une pluralité d'éléments de retardement fin (120) montés en série. L'étage de retardement grossier (11) et l'étage de retardement fin (12) sont conçus de manière que le retardement total obtenu au moyen de ces deux étages (11, 12) est tel que la différence entre le retard total maximal et le retard total minimal correspond au maximum à une période du signal d'horloge. Le retard obtenu au moyen de la pluralité d'éléments de retardement fin (120) correspond au retard obtenu au moyen d'un élément de retardement grossier (110). Chaque élément de retardement grossier (110) et chaque élément de retardement fin (120) comporte un sélecteur propre commandable (110c, 120f, 120k).