Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2003107192 - MEMOIRE CACHE ASSOCIATIVE PAR ENSEMBLES A FAIBLE CONSOMMATION

Numéro de publication WO/2003/107192
Date de publication 24.12.2003
N° de la demande internationale PCT/US2003/018777
Date du dépôt international 12.06.2003
Demande présentée en vertu du Chapitre 2 30.12.2003
CIB
G06F 12/08 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
CPC
G06F 12/0846
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0844Multiple simultaneous or quasi-simultaneous cache accessing
0846Cache with multiple tag or data arrays being simultaneously accessible
G06F 12/0864
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0864using pseudo-associative means, e.g. set-associative or hashing
G06F 2212/1028
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2212Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
10Providing a specific technical effect
1028Power efficiency
Y02D 10/00
YSECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
10Energy efficient computing, e.g. low power processors, power management or thermal management
Déposants
  • INTEL CORPORATION (a Delaware Corporation) [US]/[US]
Inventeurs
  • CLARK, Lawrence
  • MILLER, Jay
Mandataires
  • MALLIE, Michael, J.
Données relatives à la priorité
10/174,66818.06.2002US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) LOW POWER SET ASSOCIATIVE CACHE
(FR) MEMOIRE CACHE ASSOCIATIVE PAR ENSEMBLES A FAIBLE CONSOMMATION
Abrégé
(EN) A processor having an L1 cache memory that may use a compare circuit to determine matches of stored tag information against an address and gate sense amps of the cache memory with a cache-hit signal.
(FR) Un processeur comportant une mémoire cache L1 peut utiliser un circuit de comparaison pour déterminer des correspondances entre des données d'étiquette stockées et une adresse, et des amplificateurs de détection de grille de la mémoire cache comportant un signal de présence en mémoire cache.
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international