Commentaires
Paramétrages

Paramétrages

Aller à Demande

1. WO2003105220 - PROCEDE DE REMPLISSAGE DE TRANCHEES ET DE RELIEFS DANS DES STRUCTURES DE SEMI-CONDUCTEUR

Lien permanent
Numéro de publication WO/2003/105220
Date de publication 18.12.2003
N° de la demande internationale PCT/DE2003/001923
Date du dépôt international 10.06.2003
Demande présentée en vertu du Chapitre 2 09.01.2004
CIB
H01L 21/02 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 21/762 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
76Réalisation de régions isolantes entre les composants
762Régions diélectriques
H01L 21/768 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 21/8242 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78avec une division ultérieure du substrat en plusieurs dispositifs individuels
82pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232Technologie à effet de champ
8234Technologie MIS
8239Structures de mémoires
8242Structures de mémoires dynamiques à accès aléatoire (DRAM)
CPC
H01L 21/31116
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
31to form insulating layers thereon, e.g. for masking or by using photolithographic techniques
3105After-treatment
311Etching the insulating layers ; by chemical or physical means
31105Etching inorganic layers
31111by chemical means
31116by dry-etching
H01L 21/76
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
H01L 21/76224
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
762Dielectric regions ; , e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
76224using trench refilling with dielectric materials
H01L 21/76837
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76801characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
76837Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
H01L 21/76843
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76838characterised by the formation and the after-treatment of the conductors
76841Barrier, adhesion or liner layers
76843formed in openings in a dielectric
H01L 21/76865
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76838characterised by the formation and the after-treatment of the conductors
76841Barrier, adhesion or liner layers
76853characterized by particular after-treatment steps
76865Selective removal of parts of the layer
Déposants
  • INFINEON TECHNOLOGIES AG [DE]/[DE] (AllExceptUS)
  • TEMMLER, Dietmar [DE]/[DE] (UsOnly)
  • LORENZ, Barbara [DE]/[DE] (UsOnly)
  • KOEHLER, Daniel [DE]/[DE] (UsOnly)
  • FOERSTER, Matthias [DE]/[DE] (UsOnly)
Inventeurs
  • TEMMLER, Dietmar
  • LORENZ, Barbara
  • KOEHLER, Daniel
  • FOERSTER, Matthias
Mandataires
  • HUDLER, Frank
Données relatives à la priorité
102 25 941.011.06.2002DE
Langue de publication Allemand (de)
Langue de dépôt allemand (DE)
États désignés
Titre
(DE) VERFAHREN ZUR FÜLLUNG VON GRABEN- UND RELIEFGEOMETRIEN IN HALBLEITERSTRUKTUREN
(EN) METHOD FOR FILLING TRENCH AND RELIEF GEOMETRIES IN SEMICONDUCTOR STRUCTURES
(FR) PROCEDE DE REMPLISSAGE DE TRANCHEES ET DE RELIEFS DANS DES STRUCTURES DE SEMI-CONDUCTEUR
front page image
Abrégé
(DE) Die Erfindung betrifft ein Verfahren zur Füllung von Graben- und Reliefgeometrien in Halbleiterstrukturen. Durch die Erfindung soll ein Verfahren zur Füllung von Graben- und Reliefstrukturen in Halbleiterstrukturen geschaffen werden, mit dem das Entstehen von Voids sicher vermieden werden kann und das einfach und kostengünstig realisierbar ist. Gelöst wird die Aufgabe dadurch, dass die Graben- und Reliefstrukturen in einem ersten Abscheideprozess mit einer ersten primären Füllschicht (2) mit hoher Konformität und minimaler Rauhigkeit beschichtet werden, dass nachfolgend eine bis in eine vorgegebene Tiefe der Grabenstruktur gehende V-Ätzung zur Erzeugung eines V-Profiles vorgenommen wird und dass eine zweite primäre Füllschicht (3) mit hoher Konformität und minimaler Rauhigkeit abgeschieden wird, bis die Graben- und Reliefstruktur vollständig geschlossen ist.
(EN) The invention relates to a method for filling trench and relief geometries in semiconductor structures. The aim of the invention is to create a method for filling trench and relief structures in semiconductor structures, which is simple and cheap to carry out and by which means the creation of voids can be reliably avoided. To this end, the trench and relief structures are coated, in a first deposition process, with a first primary filling layer (2) with high conformity and minimum roughness; etching is carried out in a V-shape until a pre-determined depth of the trench structure is achieved, in order to produce a V-shaped profile; and a second primary filling layer (3) with high conformity and minimum roughness is deposited until the trench and relief structure is fully closed.
(FR) L'invention concerne un procédé de remplissage de tranchées et de reliefs dans des structures de semi-conducteur. L'objectif de l'invention est de créer un procédé de remplissage de tranchées et de reliefs dans des structures de semi-conducteur qui permette d'éviter de façon sure la formation de vides et qui puisse être mises en oeuvre simplement et de façon peu coûteuse. Cet objectif est atteint par le fait que les tranchées et les reliefs sont pourvus, selon un premier procédé de dépôt, d'une première couche de remplissage primaire (2) d'une grande conformité et d'une rugosité minimale, qu'ensuite on procède à une attaque en V, jusqu'à une profondeur prédéterminée des tranchées, pour produire un profil en V, et qu'une seconde couche de remplissage primaire (3), présentant une conformité élevée et une rugosité minimale, est déposée jusqu'à ce que les tranchées et les reliefs soient complètement fermés.
Documents de brevet associés
DE000010225941
EP1525611
JP2005535109
KR1020050007599
US20050148171
Dernières données bibliographiques dont dispose le Bureau international
# -