WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003090359) CONVERTISSEUR ANALOGIQUE-NUMERIQUE MULTIPASSE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/090359    N° de la demande internationale :    PCT/PL2003/000041
Date de publication : 30.10.2003 Date de dépôt international : 22.04.2003
CIB :
H03M 1/16 (2006.01)
Déposants : PLATONOW, Anatolij [RU/PL]; (PL)
Inventeurs : PLATONOW, Anatolij; (PL)
Mandataire : LEWINSKA, Krystyna; ul. Noakowskiego 18/20, PL-00-668 Warszawa (PL)
Données relatives à la priorité :
P-353563 22.04.2002 PL
Titre (EN) MULTI-PASS ANALOG TO DIGITAL CONVERTER
(FR) CONVERTISSEUR ANALOGIQUE-NUMERIQUE MULTIPASSE
Abrégé : front page image
(EN)Multi-pass converter includes, a the input, a sample-and-hold block connected with the first input of the adder whose output is connected through the amplifier with the internal analog-to-digital converter. The second input of the adder is connected with the output of the digital-to-analog converter. The output of internal analog-to-digital converter (PAC) is connected through the multiplying block (M) with the second adder (S1), whose output is an output of the whole device, and which is connected by the feedback loop, through the time-delay block (D), with the second input of the second adder (S1). The second input of multiplying unit (M) is connected with a memory unit (L) which stores the gains and multiplying coefficients, and whose second output is connected with the digital controlling input of amplifier (W). The second output of time-delay block (D) is connected, through the digital-to-analog converter (PAC), with the second input of adder (S).
(FR)La présente invention a trait à un convertisseur multipasse comportant, au niveau de l'entrée, un bloc d'échantillonnage et de mémorisation relié à la première entrée du sommateur dont la sortie est reliée via l'amplificateur à un convertisseur analogique-numérique interne. La deuxième entrée du sommateur est reliée à la sortie du convertisseur numérique-analogique. La sortie de convertisseur analogique-numérique interne (PAC) est reliée via le bloc multiplicateur (M) au deuxième sommateur (S1), dont la sortie est une sortie de l'ensemble du dispositif, et qui est reliée par une boucle d'asservissement, via le bloc de temporisation (D), à la deuxième sortie du deuxième sommateur (S1). La deuxième sortie du bloc multiplicateur (M) est reliée à l'unité de mémoire (L) qui mémorise les gains et des coefficients de multiplication, et dont la deuxième sortie est reliée à l'entrée de contrôle numérique de l'amplificateur (W). La deuxième sortie du bloc de temporisation (D) est reliée, via le convertisseur numérique-analogique (PCA), à la deuxième entrée de sommateur (S).
États désignés : CA, JP, US.
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)