WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003090348) EGALISEUR A DECISION RETROACTIVE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/090348    N° de la demande internationale :    PCT/US2003/010889
Date de publication : 30.10.2003 Date de dépôt international : 09.04.2003
Demande présentée en vertu du Chapitre 2 :    17.11.2003    
CIB :
H04L 25/03 (2006.01)
Déposants : THOMSON LICENSING S.A. [FR/FR]; 46, quai A. Le Gallo, F-92648 Boulogne (FR) (Tous Sauf US).
HEO, Seo, Weon [KR/KR]; (KR) (US Seulement).
MARKMAN, Ivonete [BR/US]; (US) (US Seulement).
PARK, Jeongsoon [KR/US]; (US) (US Seulement).
GELFAND, Saul, Brian [US/US]; (US) (US Seulement)
Inventeurs : HEO, Seo, Weon; (KR).
MARKMAN, Ivonete; (US).
PARK, Jeongsoon; (US).
GELFAND, Saul, Brian; (US)
Mandataire : TRIPOLI, Joseph, S.; c/o Thomson Licensing Inc., 2 Independence Way - Suite 2, Princeton, NJ 08540 (US)
Données relatives à la priorité :
60/372,970 16.04.2002 US
Titre (EN) DECISION FEEDBACK EQUALIZER
(FR) EGALISEUR A DECISION RETROACTIVE
Abrégé : front page image
(EN)A decision feedback equalizer for processing a data signal provides concurrent equalizer outputs (Zok, Z1k) for hard decision directed and soft decision directed modes. The joint architecture in accordance with the present invention takes advantage of the fact, herein recognized, that for each equalizer output symbol soft decision bit representation, a subset of these bits corresponds to the hard decision representation. As a result, the invention permits the concurrent output of two distinct modes with essentially the same hardware as a one output equalizer.
(FR)La présente invention concerne un égaliseur à décision rétroactive permettant de traiter un signal de données qui produit des sorties (Zok, Z1k) d'égaliseur parallèles pour des modes de décisions matérielle et logicielle dirigées. L'architecture commune de cette invention tire profit du fait, reconnu dans les spécifications, que pour chaque représentation de bit de décision logicielle de symbole de sortie égalisé, un sous ensemble de ces bits correspond à la représentation de décision matérielle. Par conséquent, cette invention permet une sortie en parallèle de deux modes distincts avec sensiblement le même matériel tel qu'un égaliseur à une sortie.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)