WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003087858) PANNEAU A CAVALIER DE SYSTEME D'ESSAI UTILISE POUR DES ESSAIS A VITESSE REELLE AUTOMATIQUES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/087858    N° de la demande internationale :    PCT/US2003/011116
Date de publication : 23.10.2003 Date de dépôt international : 11.04.2003
CIB :
G01R 31/319 (2006.01)
Déposants : BROADCOM CORPORATION [US/US]; 16215 Alton Parkway Irvine, CA 92618-3616 (US)
Inventeurs : EVANS, Andrew, C.; (US)
Mandataire : SOKOHL, Robert, E.; Sterne, Kessler, Goldstein & Fox P.L.L.C. 1100 New York Avenue, N.W. Washington, DC 20005-3934 (US)
Données relatives à la priorité :
60/371,673 12.04.2002 US
10/207,094 30.07.2002 US
10/206,943 30.07.2002 US
10/207,196 30.07.2002 US
10/207,093 30.07.2002 US
10/411,194 11.04.2003 US (Priority Withdrawn 14.08.2003)
Titre (EN) TEST SYSTEM RIDER BOARD UTILIZED FOR AUTOMATED AT-SPEED TESTING
(FR) PANNEAU A CAVALIER DE SYSTEME D'ESSAI UTILISE POUR DES ESSAIS A VITESSE REELLE AUTOMATIQUES
Abrégé : front page image
(EN)A test head performs at-speed testing of high serial pin count gigabit per second (GBPS) devices. The test head includes a device under test (DUT) (600) coupled to a first portion of the test head and a rider board (112) coupled to the DUT. The rider board includes a first signal path including switching matrices (302) coupled to the DUT, a second signal path including bit error rate testing (BERT) engines (810), each of the BERT engines being coupled to each other, corresponding ones of the switching matrices, and to the DUT, and a third signal path including Ethernet testing circuits coupled to the DUT. The BERT engines allow for routing of a test signal from any of the switching matrices to any other switching matrix (e.g., between non-adjacent switching matrices).
(FR)Cette invention concerne une tête d'essai servant à tester à vitesse réelle des dispositifs GBPS (gigabits par seconde) comportant un grand nombre de broches de données en série. Cette tête d'essai comprend un dispositif à l'essai (DUT) (600) couplé à une première partie de la tête d'essai et un panneau à cavalier (112) couplé au dispositif à l'essai. Ce panneau à cavalier comprend : un premier trajet de signaux comprenant des matrices de commutation (302) couplées au dispositif à l'essai ; un deuxième trajet de signaux comprenant des moteurs (810) d'essais de taux d'erreurs sur les bits (BERT), chacun de ces moteurs BERT étant couplé les uns aux autres, aux moteurs correspondants des matrices de commutation ainsi qu'au dispositif à l'essai ; et un troisième trajet de signaux comprenant des circuits d'essais Ethernet couplés au dispositif à l'essai. Ces moteurs BERT permettent l'acheminement d'un signal d'essai d'une des matrices de commutation vers une autre matrice de commutation (par exemple entre des matrices de commutation non adjacentes).
États désignés : Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)