WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003083680) INFOGRAPHIE 3D EVOLUTIVE HAUTE PERFORMANCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/083680    N° de la demande internationale :    PCT/US2003/008886
Date de publication : 09.10.2003 Date de dépôt international : 21.03.2003
Demande présentée en vertu du Chapitre 2 :    22.10.2003    
CIB :
G06F 13/14 (2006.01), G06F 13/40 (2006.01), G06T 15/00 (2011.01), G09G 5/36 (2006.01), G06T 1/20 (2006.01)
Déposants : DEERING, Michael, F. [US/US]; (US)
Inventeurs : DEERING, Michael, F.; (US).
LAVELLE, Michael, G.; (US)
Mandataire : MAJERUS, Laura, A.; Fenwick & West LLP, Silicon Valley Center, 801 California Street, Mountain View, CA 94041 (US)
Données relatives à la priorité :
60/367,064 22.03.2002 US
Titre (EN) SCALABLE HIGH PERFORMANCE 3D GRAPHICS
(FR) INFOGRAPHIE 3D EVOLUTIVE HAUTE PERFORMANCE
Abrégé : front page image
(EN)A high-speed ring topology. In one embodiment, two base chip types are required: a 'drawing' chip, LoopDraw (110), and an 'interface' chip, LoopInterface (105). Each of these chips have a set of pins that supports an identical high speed point to point unidirectional input and output ring interconnect interface: the LoopLink (125). The LoopDraw chip (110) uses additional pins to connect to several standard memories (115) that form a high bandwidth local memory sub-system. The LoopInterface chip (105) uses additional pins to support a high speed host computer host interface, at least one video output interface, and possibly also additional non-local interconnects to other LoopInterface chip(s) (105).
(FR)L'invention concerne une topologie en anneau grande vitesse. Dans un mode de réalisation décrit dans cette invention, deux puces de base sont nécessaires: une puce de 'dessin', LoopDraw (110), et une puce 'd'interface', LoopInterface (105). Chacune de ces puces comprend un ensemble de picots comprenant une interface d'interconnexion entre anneau d'entrée et anneau de sortie unidirectionnelle point à point grande vitesse identique: l'interface LoopLink (125). La puce LoopDraw (110) utilise des picots supplémentaires pour permettre la connexion à plusieurs mémoires standards (115) formant un sous-système mémoire local à grande largeur de bande. La puce LoopInterface (105) utilise des picots supplémentaires pour recevoir une interface hôte d'un ordinateur hôte, une interface de sortie vidéo, et éventuellement, des interconnexions non locales supplémentaires à une ou à plusieurs autres puces LoopInterface (105).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)