WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003081611) COMPOSANT DE RESEAU A PUCE MONTE EN SURFACE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/081611    N° de la demande internationale :    PCT/JP2002/002819
Date de publication : 02.10.2003 Date de dépôt international : 25.03.2002
CIB :
H01C 1/01 (2006.01), H05K 3/34 (2006.01)
Déposants : K-TECH DEVICES CORP. [JP/JP]; 14016-30, Ooaza Nakaminowa Minowacho, Kamiinagun, Nagano 399-4601 (JP) (Tous Sauf US).
KOBAYASHI, Eiji [JP/JP]; (JP) (US Seulement)
Inventeurs : KOBAYASHI, Eiji; (JP)
Données relatives à la priorité :
Titre (EN) SURFACE MOUNTING CHIP NETWORK COMPONENT
(FR) COMPOSANT DE RESEAU A PUCE MONTE EN SURFACE
Abrégé : front page image
(EN)A surface mounting chip network component in which a network having three or more odd number of terminals is formed on the surface of an insulating substrate and tomb stone phenomenon is suppressed. Even number of network circuits are formed on the surface of the insulating substrate (2) and the same number of terminals (1) are arranged, respectively, on the opposite sides of the insulating substrate (2). Alternatively, even number of network circuits are formed on the surface of the insulating substrate (2) and the terminals (1) are arranged on the side edges of the insulating substrate (2) point−symmetrically with respect to the center of the surface of the insulating substrate (2).
(FR)L'invention porte sur un composant de réseau à puce monté en surface, le réseau, doté d'au moins trois nombres impairs de terminaux, étant formé à la surface d'un substrat isolant et l'alignement horizontal est supprimé. Un nombre pair de circuits de réseau est formé sur la surface du substrat isolant (2) et le même nombre de terminaux (1) est disposé, respectivement, sur les côtés opposés du substrat isolant (2). Dans une alternative, un nombre pair de circuits de réseau est formé à la surface du substrat isolant (2) et les terminaux (1) sont disposés sur les rebords latéraux du substrat isolant (2) par symétrie de point par rapport au centre de la surface du substrat isolant (2).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)