WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003067774) CIRCUIT SEMI-CONDUCTEUR INTEGRE POUR APPAREIL DE RADIO ET APPAREIL DE COMMUNICATION RADIO
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/067774    N° de la demande internationale :    PCT/JP2003/001073
Date de publication : 14.08.2003 Date de dépôt international : 03.02.2003
Demande présentée en vertu du Chapitre 2 :    05.09.2003    
CIB :
H03J 1/00 (2006.01), H03J 3/08 (2006.01), H03J 3/28 (2006.01), H03J 5/02 (2006.01), H03M 1/66 (2006.01), H04B 1/16 (2006.01), H04B 1/18 (2006.01)
Déposants : KABUSHIKI KAISHA TOYOTA JIDOSHOKKI [JP/JP]; 2-1, Toyoda-cho, Kariya-shi, Aichi 448-8671 (JP) (Tous Sauf US).
NIIGATA SEIMITSU CO., LTD. [JP/JP]; 5-13, Nishishiro-cho 2-chome, Joetsu-shi, Niigata 943-0834 (JP) (Tous Sauf US).
MIYAGI, Hiroshi [JP/JP]; (JP) (US Seulement)
Inventeurs : MIYAGI, Hiroshi; (JP)
Mandataire : OSUGA, Yoshiyuki; 3rd Fl., Nibancho Building., 8-20, Nibancho, Chiyoda-ku, Tokyo 102-0084 (JP)
Données relatives à la priorité :
2002-030789 07.02.2002 JP
Titre (EN) SEMICONDUCTOR INTEGRATED CIRCUIT FOR RADIO APPARATUS AND RADIO COMMUNICATION APPARATUS
(FR) CIRCUIT SEMI-CONDUCTEUR INTEGRE POUR APPAREIL DE RADIO ET APPAREIL DE COMMUNICATION RADIO
Abrégé : front page image
(EN)Adjustment data of a first and a second tracking adjustment circuit (11, 12) is set in latch circuits (21, 22). A plurality of adjustment data latched in the latch circuits (21, 22) are output at different timings to one D/A converter (41). The data is converted into a DC control voltage in the D/A converter (41) and the control voltage is held in voltage holding circuits of the first tracking adjustment circuit (11) and the second tracking adjustment circuit (12) for performing adjustment of tuning frequency. When an optimal tuning frequency is obtained, the tuning data at that moment is written into a non-volatile memory in the IC, so that control voltage is supplied to the respective tuning circuits according to the tuning data stored in the non-volatile memory.
(FR)Selon l'invention, des données de premier et de second circuits de réglage de poursuite (11, 12) sont établies dans des circuits verrous (21, 22). Plusieurs données de réglage stockées dans les circuits verrous (21, 22) sont envoyées à différents moments vers un convertisseur numérique (41). Les données sont converties en tension de commande continue dans le convertisseur numérique (41) et la tension de commande est conservée dans des circuit de maintien de tension du premier circuit de réglage de poursuite (11) et du second circuit de réglage de poursuite (12) afin de réaliser un réglage de la fréquence de syntonisation. Lorsqu'une fréquence optimale de syntonisation est obtenue, les données de syntonisation sont, à ce moment là, écrites dans une mémoire non volatile du circuit intégré de façon que la tension de commande soit fournie aux circuits de syntonisation respectifs selon les données de syntonisation conservées dans la mémoire non volatile.
États désignés : CN, KR, US.
Office européen des brevets (OEB) (DE, FR, GB, NL).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)