WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003065430) PROCEDE DE TRAITEMENT D'UNE PLAQUETTE A SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/065430    N° de la demande internationale :    PCT/JP2003/000302
Date de publication : 07.08.2003 Date de dépôt international : 16.01.2003
CIB :
B24B 1/00 (2006.01), B24B 7/22 (2006.01), B28D 5/02 (2006.01), H01L 21/00 (2006.01)
Déposants : DISCO CORPORATION [JP/JP]; 14-3, Higashi Kojiya 2-chome, Ota-ku, Tokyo 144-8650 (JP) (Tous Sauf US).
SEKIYA, Kazuma [JP/JP]; (JP) (US Seulement)
Inventeurs : SEKIYA, Kazuma; (JP)
Mandataire : ONO, Hisazumi; Nippon Shuzo bldg, 1-21, Nishi-Shimbashi 1-chome, Minato-ku, Tokyo 105-0003 (JP)
Données relatives à la priorité :
2002-18795 28.01.2002 JP
Titre (EN) METHOD OF PROCESSING SEMICONDUCTOR WAFER
(FR) PROCEDE DE TRAITEMENT D'UNE PLAQUETTE A SEMI-CONDUCTEURS
Abrégé : front page image
(EN)A method of processing, to a specified thickness, a semiconductor wafer having respective circuits formed in a plurality of areas obtained by partitioning the surface thereof by a plurality of streets, and having a coating layer formed on the surface including the circuit, the method comprising the step of forming a plurality of grooves in a coating layer formed on the front surface of a semiconductor wafer to reduce the stress of the coating layer, and the step of, after the stress reducing step, grinding the rear surface of the semiconductor wafer to process it down to a specified thickness.
(FR)L'invention porte sur un procédé de traitement, à une épaisseur spécifique, d'une plaquette à semi-conducteurs dont on obtient les circuits respectifs formés dans une pluralité de zones en divisant la surface de ces zones en une pluralité de canaux, cette plaquette comportant une couche de revêtement formée sur la surface incluant le circuit. Le procédé consiste à former une pluralité de rainures dans une couche de revêtement formée sur la surface avant d'une plaquette à semi-conducteurs de façon à réduire la contrainte de ladite couche de revêtement, et après réduction de contrainte, à meuler la surface arrière de la plaquette de façon à réduire son épaisseur à un niveau déterminé.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)