WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003017362) CIRCUIT INTEGRE AVEC CELLULE MEMOIRE DRAM
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/017362    N° de la demande internationale :    PCT/FR2002/002887
Date de publication : 27.02.2003 Date de dépôt international : 14.08.2002
CIB :
H01L 21/8242 (2006.01)
Déposants : STMICROELECTRONICS SA [FR/FR]; 29, boulevard Romain Rolland, F-92120 Montrouge (FR) (Tous Sauf US).
MAZOYER, Pascale [FR/FR]; (FR) (US Seulement).
CAILLAT, Christian [FR/FR]; (FR) (US Seulement)
Inventeurs : MAZOYER, Pascale; (FR).
CAILLAT, Christian; (FR)
Mandataire : BUREAU D.A. CASALONGA-JOSSE; 8, avenue Percier, F-75008 Paris (FR)
Données relatives à la priorité :
01/10867 16.08.2001 FR
Titre (EN) INTEGRATED CIRCUIT WITH DRAM MEMORY CELL
(FR) CIRCUIT INTEGRE AVEC CELLULE MEMOIRE DRAM
Abrégé : front page image
(EN)The invention concerns an integrated circuit comprising a substrate (1), at least a capacitor (9) arranged above the substrate (1) and provided with a first electrode (5), a second electrode (8), and a dielectric (7) arranged between the two electrodes, at least a connecting feedthrough between the substrate (1) and a conductive level located above the capacitor (9), and a dielectric material covering the substrate (1) and enclosing the capacitor (9) and the feedthrough. The feedthrough comprises a first portion (18) arranged between the substrate and the lower level of the first electrode, a second portion (6) arranged between the lower level of the first electrode and the upper level of the first electrode, and a third portion (12) in contact with the first electrode and flush with said conductive level, the second portion being made of the same material as the first electrode of the capacitor.
(FR)Circuit intégré comprenant un substrat (1), au moins un condensateur (9) disposé au-dessus du substrat (1) et pourvu d'une première électrode (5), d'une deuxième électrode (8), et d'un diélectrique (7) disposé entre les deux électrodes, au moins un via de connexion entre le substrat (1) et un niveau conducteur situé au-dessus du condensateur (9), et un matériau diélectrique recouvrant le substrat (1) et entourant le condensateur (9) et le via (6). Le via comprend une première portion (18) disposée entre le substrat et le niveau inférieur de la première électrode, une deuxième portion (6) disposée entre le niveau inférieur de la première électrode et le niveau supérieur de la première électrode, et une troisième portion (12) en contact avec la première portion et affleurant ledit niveau conducteur, la deuxième portion étant réalisée avec le même matériau que la première électrode du condensateur.
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).
Langue de publication : français (FR)
Langue de dépôt : français (FR)