WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003017328) BOITIER DE CIRCUIT INTEGRE ENCAPSULE ET PROCEDE DE FABRICATION DE BOITIER DE CIRCUIT INTEGRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/017328    N° de la demande internationale :    PCT/US2002/026095
Date de publication : 27.02.2003 Date de dépôt international : 15.08.2002
CIB :
H01L 21/56 (2006.01), H01L 21/68 (2006.01), H01L 23/13 (2006.01), H01L 23/538 (2006.01), H01L 25/10 (2006.01)
Déposants : ASAT LIMITED [CN/CN]; QPL Industrial Building,, 138 Texaco Road, Tsuen Wan,, New Territories, Hong Kong (CN) (Tous Sauf US).
MCLELLAN, Neil, Robert [US/CN]; (CN) (US Seulement).
FAN, Chun, Ho [CN/CN]; (CN) (US Seulement).
COMBS, Edward, G. [US/US]; (US) (US Seulement).
CHEUNG, Tsang, Kwok [CN/CN]; (CN) (US Seulement).
KEUNG, Chow, Lap [CN/CN]; (CN) (US Seulement).
LABEEB, Sadak, Thamby [IN/CN]; (CN) (US Seulement)
Inventeurs : MCLELLAN, Neil, Robert; (CN).
FAN, Chun, Ho; (CN).
COMBS, Edward, G.; (US).
CHEUNG, Tsang, Kwok; (CN).
KEUNG, Chow, Lap; (CN).
LABEEB, Sadak, Thamby; (CN)
Mandataire : GASPAR, Christopher, J.; Milbank, Tweed, Hadley & McCloy, LLP, One Chase Manhattan Plaza, New York, NY 10005 (US)
Données relatives à la priorité :
60/312,411 15.08.2001 US
10/062,650 31.01.2002 US
Titre (EN) ENCAPSULATED INTEGRATED CIRCUIT PACKAGE AND METHOD OF MANUFACTURING AN INTEGRATED CIRCUIT PACKAGE
(FR) BOITIER DE CIRCUIT INTEGRE ENCAPSULE ET PROCEDE DE FABRICATION DE BOITIER DE CIRCUIT INTEGRE
Abrégé : front page image
(EN)In one aspect, the present invention features a method of manufacturing an integrated circuit package including providing a substrate having a first surface, a second surface opposite the first surface, a cavity through the substrate between the first and second surfaces and a conductive via extending through the substrate and electrically connecting the first surface of the substrate with the second surface of the substrate, applying a strip to the second surface of the substrate, mounting a semiconductor die on the strip, at least a portion of the semiconductor die being disposed inside the cavity, encapsulating in a molding material at least a portion of the first surface of the substrate, and removing the strip from the substrate. In another aspect, the invention features an integrated circuit package including a substrate having a first surface, a second surface opposite the first surface, a cavity through the substrate between the first and second surfaces and a conductive via extending through the substrate and electrically connecting the first surface of the substrate with the second surface of the substrate, a semiconductor die electrically coupled with the conductive via, at least a portion of the semiconductor die being disposed inside the cavity of the substrate, an encapsulant material encapsulating a portion of the semiconductor die such that at least a portion of a surface of the semiconductor die is exposed.
(FR)Selon un aspect, l'invention concerne un procédé de fabrication de boîtier de circuit intégré, qui consiste à: fournir un substrat comportant une première surface, une seconde surface opposée à la première surface, une cavité à l'intérieur du substrat entre ces deux surfaces, et une traversée conductrice qui s'étend à l'intérieur du substrat, reliant les deux surfaces considérées; appliquer une bande à la seconde surface; monter une puce de semi-conducteur sur la bande, en disposant au moins une partie de cette puce à l'intérieur de la cavité; encapsuler dans un matériau de moulage au moins une partie de la première surface; et retirer la bande du substrat. Selon un autre aspect, l'invention concerne un boîtier de circuit intégré ayant les caractéristiques suivantes: substrat à première surface, et à seconde surface opposée à la première surface; cavité à l'intérieur du substrat, entre les deux surfaces considérées; traversée conductrice s'étendant à l'intérieur du substrat et reliant les deux surfaces considérées; puce de semi-conducteur reliée à la traversée conductrice, au moins une partie de cette puce étant disposée à l'intérieur de la cavité; et matériau d'encapsulation encapsulant une partie de ladite puce de manière à exposer au moins une partie de la surface de la puce en question.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)