WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003016929) CIRCUIT D'INTERFACE POUR CIRCUIT ELECTRONIQUE A BROCHES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/016929    N° de la demande internationale :    PCT/US2002/026169
Date de publication : 27.02.2003 Date de dépôt international : 15.08.2002
Demande présentée en vertu du Chapitre 2 :    15.03.2003    
CIB :
G01R 31/319 (2006.01)
Déposants : NP TEST, INC. [US/US]; 150 Baytech Drive, San Jose, CA 95134 (US)
Inventeurs : WEST, Burnell, G.; (US)
Mandataire : PHILLIPS, John, C.; Fish & Richardson P.C., 500 Arguello Street, Suite 500, Redwood City, CA 94063 (US)
Données relatives à la priorité :
60/313,135 17.08.2001 US
10/216,084 09.08.2002 US
Titre (EN) PIN ELECTRONICS INTERFACE CIRCUIT
(FR) CIRCUIT D'INTERFACE POUR CIRCUIT ELECTRONIQUE A BROCHES
Abrégé : front page image
(EN)A pin electronics circuit for use in automatic test equipment may include a reconfigurable logic device in which different logic configurations may be installed to make measurements according to multiple tests to be applied to a device under test; a level generating circuit coupled to the reconfigurable logic device, and configured to generate a number of test levels and a number of reference levels; and a switching circuit, coupled to the reconfigurable logic device and the level generating circuit, configured to receive the test levels and the reference levels, and controlled by the reconfigurable logic device to selectively apply the test levels to the device under test according to a selected test and to sense levels inputted to or outputted from the device under test by comparing the reference levels generated by the level generating circuit to the levels inputted to our outputted from the device under test.
(FR)Circuit d'interface pour circuit électronique à broches destiné à être utilisé dans un équipement de test automatique et pouvant comprendre une logique reconfigurable dans laquelle différentes configurations peuvent être installées pour prendre des mesures selon les différents tests à effectuer sur le dispositif à tester; un circuit générateur de niveaux couplé à la logique reconfigurable et configuré pour générer plusieurs niveaux de test et plusieurs niveaux de référence; et un circuit de commutation, couplé à la logique reconfigurable et au circuit générateur de niveaux, configuré de façon à recevoir les niveaux de test et les niveaux de référence, et commandé par la logique reconfigurable pour appliquer sélectivement les niveaux de test au dispositif à tester selon un test sélectionné et détecter les niveaux traités en entrée ou en sortie par rapport au dispositif à tester en comparant les niveaux de référence, générés par le circuit générateur de niveaux, aux niveaux traitées en entrée ou en sortie par rapport au dispositif à tester.
États désignés : CN, JP, KR.
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)