WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003014921) PUCE ACCELERATRICE DE LANGAGE INTERMEDIAIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/014921    N° de la demande internationale :    PCT/US2002/020992
Date de publication : 20.02.2003 Date de dépôt international : 02.07.2002
Demande présentée en vertu du Chapitre 2 :    31.01.2003    
CIB :
G06F 9/44 (2006.01)
Déposants : NAZOMI COMMUNICATIONS, INC. [US/US]; 2200 Laurelwood Road, Santa Clara, CA 95054 (US) (Tous Sauf US).
PATEL, Mukesh, K. [US/US]; (US) (Tous Sauf US).
HILLMAN, Dan [US/US]; (US) (US Seulement).
KAMDAR, Jay [US/US]; (US) (US Seulement).
SHIELL, Jon [US/US]; (US) (US Seulement).
RAVAL, Udaykumar, R. [IN/US]; (US) (US Seulement)
Inventeurs : HILLMAN, Dan; (US).
KAMDAR, Jay; (US).
SHIELL, Jon; (US).
RAVAL, Udaykumar, R.; (US)
Mandataire : O'MALLEY, Joseph, P.; Burns, Doane, Swecker & Mathis, LLP, P.O BOX 1404, Alexandria, VA 22313 (US)
Données relatives à la priorité :
60/302,891 02.07.2001 US
60/306,376 17.07.2001 US
10/187,858 27.06.2002 US
Titre (EN) INTERMEDIATE LANGUAGE ACCELERATOR CHIP
(FR) PUCE ACCELERATRICE DE LANGAGE INTERMEDIAIRE
Abrégé : front page image
(EN)An accelerator chip can be positioned between a processor chip and a memory (26). The accelerator chip enhances the operation of a Java program by running portions (22) of the Java program for the processor chip (24). In a preferred embodiment, the accelerator chip includes a hardware translator unit and a dedicated execution engine.
(FR)L'invention porte sur une puce accélératrice pouvant être placée entre une puce microprocesseur et une mémoire (26). La puce accélératrice améliore le fonctionnement d'un programme Java en exécutant des parties (22) de celui-ci pour la puce microprocesseur (24). Dans une forme de réalisation préférée, la puce accélératrice comprend une unité de traduction de matériel et un moteur d'exécution spécialisé.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)