WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003012631) PROCESSEUR AYANT UNE FONCTION DE RALENTISSEMENT GRACE A DES CYCLES DE TEMPORISATION PROGRAMMES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/012631    N° de la demande internationale :    PCT/IB2002/003195
Date de publication : 13.02.2003 Date de dépôt international : 29.07.2002
CIB :
G06F 9/38 (2006.01), G06T 1/20 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL)
Inventeurs : RIEMENS, Abraham, K.; (NL).
WOODS, Nathan; (NL)
Mandataire : DUIJVESTIJN, Adrianus, J.; Internationaal Octrooibureau B.V., Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Données relatives à la priorité :
09/920,042 01.08.2001 US
Titre (EN) A PROCESSOR PROVIDED WITH A SLOW-DOWN FACILITY THROUGH PROGRAMMED STALL CYCLES
(FR) PROCESSEUR AYANT UNE FONCTION DE RALENTISSEMENT GRACE A DES CYCLES DE TEMPORISATION PROGRAMMES
Abrégé : front page image
(EN)A processor executes image processing under control of a clock facility, such that a sequence of C effective clock cycles will effect a processing operation of a predetermined amount of image information. In particular, the processor has programming means for implementing programmable stall clock cycles interspersed between the effective clock cycles for implementing a programmable slowdown factor S, such that a modified number of C*S overall clock cycles will effect processing of the predetermined amount of digital signal information.
(FR)Un processeur exécute un traitement d'image en étant commandé par une fonction d'horloge, de sorte qu'une séquence de C cycles d'horloge efficaces aura pour conséquence une opération de traitement réalisée sur une quantité prédéterminée d'informations d'image. En particulier, le processeur présente un système de programmation destiné à la mise en place de cycles d'horloge de temporisation programmables intercalés entre les cycles d'horloge efficaces, ce qui permet la mise en place d'un facteur de ralentissement programmable (S), de sorte qu'un nombre modifié de C*S cycles d'horloge globaux aura pour conséquence le traitement de la quantité prédéterminée d'informations de signal numérique.
États désignés : CN, JP, KR.
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)