Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2003005587 - RECEPTEUR DE LIGNE DIFFERENTIELLE

Numéro de publication WO/2003/005587
Date de publication 16.01.2003
N° de la demande internationale PCT/EP2002/007186
Date du dépôt international 28.06.2002
Demande présentée en vertu du Chapitre 2 28.01.2003
CIB
H03K 19/003 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
19Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
003Modifications pour accroître la fiabilité
H04L 25/02 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
25Systèmes à bande de base
02Détails
CPC
H03K 19/00323
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
003Modifications for increasing the reliability ; for protection
00323Delay compensation
H04L 25/0276
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
02Details
0264Arrangements for coupling to transmission lines
0272Arrangements for coupling to multiple lines, e.g. for differential transmission
0276Arrangements for coupling common mode signals
H04L 25/0292
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
02Details
0264Arrangements for coupling to transmission lines
0292Arrangements specific to the receiver end
Déposants
  • TELEFONAKTIEBOLAGET L M ERICSSON (PUBL) [SE/SE]; S-126 25 Stockholm, SE (AE, AG, AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BY, BZ, CA, CF, CG, CH, CI, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GW, HR, HU, ID, IE, IL, IN, IS, IT, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MC, MD, MG, MK, ML, MN, MR, MW, MX, MZ, NE, NL, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, SN, SZ, TD, TG, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW)
  • HEDBERG, Mats, Olof, Joakim [SE/SE]; SE (UsOnly)
  • HAULIN, Tord [SE/SE]; SE (UsOnly)
Inventeurs
  • HEDBERG, Mats, Olof, Joakim; SE
  • HAULIN, Tord; SE
Mandataires
  • HOFFMANN EITLE ; Arabellastrasse 4 81925 München, DE
Données relatives à la priorité
01115699.905.07.2001EP
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) DIFFERENTIAL LINE RECEIVER
(FR) RECEPTEUR DE LIGNE DIFFERENTIELLE
Abrégé
(EN)
In a differential line receiver circuit having differential amplifier circuit where output rise and fall times are influenced by the ability of internal current sources to charge parasitic capacitances, a feedback circuit is provided to tune those current sources so as to deliver equal rise and fall time on both outputs. According to one embodiment a detector signal is derived from timing errors resulting from such rise and fall time discrepancies by means of a nested CMOS inverter arrangement coupled to an integrating element, and then used to control one or both of said current sources. It is further disclosed how deviations in the centre voltage of the internal power supplies caused by the current source tuning can be allowed for by pre-processing of the signal at the input of the differential line receiver circuit by means of a differential signal transfer circuit which is able to impose a common mode signal on the input signal so as to match the centre voltage of the differential amplifiers internal power supply.
(FR)
Dans un circuit récepteur de ligne différentielle doté d'un circuit amplificateur différentiel dans lequel les temps de montée et de descente sont influencés par la capacité de sources de courant internes de charger des capacités parasites, un circuit de réaction conçu pour accorder lesdites sources de courant afin qu'un temps de montée et de descente correspondants soient fournis au niveau des deux sorties, est prévu. Dans un mode de réalisation, un signal de détecteur est dérivé d'erreurs de cadencement résultant desdits écarts de temps de montée et de descente, au moyen d'un montage d'inverseur CMOS intégré, couplé à un élément d'intégration, et est utilisé pour commander une desdites sources de courant ou les deux. On décrit également comment les écarts de tension centrale des alimentations en énergie internes induites par l'accord des sources de courant, peuvent être tolérés par le pré-traitement du signal au niveau de l'entrée du circuit récepteur de ligne différentielle, au moyen d'un circuit de transfert de signal différentiel capable d'imposer un signal commun sur le signal d'entrée, en fonction de la tension centrale de l'alimentation interne des amplificateurs différentiels.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international