Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2003005436 - MATERIAU D'ENROBAGE DE PUCE SEMI-CONDUCTRICE PERMETTANT DE REGULER UN LECTEUR DE DISQUE ET PROCEDE D'ENROBAGE D'UNE PUCE SEMI-CONDUCTRICE PERMETTANT DE REGULER UN LECTEUR DE DISQUE

Numéro de publication WO/2003/005436
Date de publication 16.01.2003
N° de la demande internationale PCT/JP2001/005776
Date du dépôt international 03.07.2001
Demande présentée en vertu du Chapitre 2 21.11.2001
CIB
H01L 21/56 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56Capsulations, p.ex. couches de capsulation, revêtements
H01L 23/31 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28Capsulations, p.ex. couches de capsulation, revêtements
31caractérisées par leur disposition
CPC
H01L 21/56
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, ; e.g. sealing of a cap to a base of a container
56Encapsulations, e.g. encapsulation layers, coatings
H01L 2224/16225
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
15Structure, shape, material or disposition of the bump connectors after the connecting process
16of an individual bump connector
161Disposition
16151the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
16221the body and the item being stacked
16225the item being non-metallic, e.g. insulating substrate with or without metallisation
H01L 2224/32225
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
31Structure, shape, material or disposition of the layer connectors after the connecting process
32of an individual layer connector
321Disposition
32151the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
32221the body and the item being stacked
32225the item being non-metallic, e.g. insulating substrate with or without metallisation
H01L 2224/73204
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
732Location after the connecting process
73201on the same surface
73203Bump and layer connectors
73204the bump connector being embedded into the layer connector
H01L 2224/83951
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
83using a layer connector
83909Post-treatment of the layer connector or bonding area
83951Forming additional members, e.g. for reinforcing, fillet sealant
H01L 23/3121
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
28Encapsulations, e.g. encapsulating layers, coatings, ; e.g. for protection
31characterised by the arrangement ; or shape
3107the device being completely enclosed
3121a substrate forming part of the encapsulation
Déposants
  • FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku Kawasaki-shi, Kanagawa 211-8588, JP (AllExceptUS)
  • KOBAE, Kenji [JP/JP]; JP (UsOnly)
  • KIRA, Hidehiko [JP/JP]; JP (UsOnly)
  • KAINUMA, Norio [JP/JP]; JP (UsOnly)
  • KOBAYASHI, Hiroshi [JP/JP]; JP (UsOnly)
  • HIRASAWA, Katsutoshi [JP/JP]; JP (UsOnly)
  • YAMAKAMI, Takatoyo [JP/JP]; JP (UsOnly)
  • KATAYAMA, Masumi [JP/JP]; JP (UsOnly)
Inventeurs
  • KOBAE, Kenji; JP
  • KIRA, Hidehiko; JP
  • KAINUMA, Norio; JP
  • KOBAYASHI, Hiroshi; JP
  • HIRASAWA, Katsutoshi; JP
  • YAMAKAMI, Takatoyo; JP
  • KATAYAMA, Masumi; JP
Mandataires
  • WATANUKI, Takao; CreA Center Bldg. 12-9, Nakagosho 3-chome Nagano-shi, Nagano 380-0935, JP
Données relatives à la priorité
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) COATING MATERIAL OF SEMICONDUCTOR CHIP FOR CONTROLLING MAGNETIC DISC DRIVE AND METHOD OF COATING SEMICONDUCTOR CHIP FOR CONTROLLING MAGNETIC DISC DRIVE
(FR) MATERIAU D'ENROBAGE DE PUCE SEMI-CONDUCTRICE PERMETTANT DE REGULER UN LECTEUR DE DISQUE ET PROCEDE D'ENROBAGE D'UNE PUCE SEMI-CONDUCTRICE PERMETTANT DE REGULER UN LECTEUR DE DISQUE
Abrégé
(EN)
A method of coating a semiconductor chip for controlling a magnetic disc drive in which coating can be carried out without exposing the corner part of the semiconductor chip. The method is characterized in that a coating material where a coating layer of thermosetting resin is formed on one side of a base is mounted on the semiconductor chip while directing the coating layer toward the semiconductor chip side, the coating material is then hot pressed to soften the coating layer, the softened coating layer is held by surface tension on the surface of the base or between the fillet face of an underfill material and the surface of the base, and subsequently, the coating material is set by hot press while covering the side face of the semiconductor chip.
(FR)
L'invention concerne un procédé d'enrobage d'une puce semi-conductrice permettant de réguler un lecteur de disque. Selon le mode de réalisation décrit dans cette invention, l'enrobage peut être réalisé sans exposition de la portion coin de la puce semi-conductrice. Dans ce mode de réalisation, lorsqu'une couche d'enrobage constituée d'une résine thermodurcissable est formée sur un côté d'une base, un matériau d'enrobage est déposé sur la puce semi-conductrice, alors que ladite couche d'enrobage est dirigée vers le côté de la puce semi-conductrice. Le matériau d'enrobage est ensuite pressé à chaud de manière à ramollir la couche d'enrobage, puis, la couche d'enrobage ramollie est maintenue par tension superficielle sur la surface de la base entre la face congé d'un matériau de remplissage sous-jacent et la surface de la base; puis, le matériau d'enrobage est fixé par pressage à chaud, alors que la face latérale de la puce semi-conductrice est couverte.
Dernières données bibliographiques dont dispose le Bureau international