Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2003001661 - AMPLIFICATEUR DE PUISSANCE RF A MONTAGE CASCODE AUTOPOLARISE EN SUBMICROSTRUCTURE

Numéro de publication WO/2003/001661
Date de publication 03.01.2003
N° de la demande internationale PCT/IB2002/002331
Date du dépôt international 18.06.2002
CIB
H03F 1/22 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
FAMPLIFICATEURS
1Détails des amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge, uniquement des dispositifs à semi-conducteurs ou uniquement des composants non spécifiés
08Modifications des amplificateurs pour réduire l'influence défavorable de l'impédance interne des éléments amplificateurs
22par utilisation de couplage dit "cascode", c. à d. étage avec cathode ou émetteur à la masse suivi d'un étage avec grille ou base à la masse respectivement
CPC
H03F 1/223
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
1Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
22by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
223with MOSFET's
Déposants
  • KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven, NL
Inventeurs
  • SOWLATI, Tirdad, S., H.; NL
Mandataires
  • DUIJVESTIJN, Adrianus, J.; Internationaal Octrooibureau B.V. Prof. Holstlaan 6 NL-5656 AA Eindhoven, NL
Données relatives à la priorité
09/891,66926.06.2001US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SELF-BIASED CASCODE RF POWER AMPLIFIER IN SUB-MICRON
(FR) AMPLIFICATEUR DE PUISSANCE RF A MONTAGE CASCODE AUTOPOLARISE EN SUBMICROSTRUCTURE
Abrégé
(EN)
A method for increasing the maximum useable supply voltage in an amplifier circuit is presented. A self-biased cascode amplifier circuit includes a first MOSFET and a second MOSFET connected in series and coupled between a DC voltage source terminal and a common terminal. An RF input signal terminal is coupled to a gate electrode of the first MOSFET, and the gate of the second MOSFET is connected between a resistor and a capacitor connected in series between the drain of the second MOSFET and the source of the first MOSFET. In preferred embodiments a unidirectionally-conducting boosting sub-circuit is coupled between a drain electrode and the gate electrode of the second MOSFET, which may comprise a diode-resistive sub-circuit, or a third MOSFET connected across a resistive voltage divider. The output of the amplifier circuit is taken from the drain electrode of the second MOSFET. These configuration permits the first and second MOSFETs to withstand a larger output voltage swing, thus permitting the use of a higher supply voltage and increased output power, without the necessity of complex biasing voltages.
(FR)
La présente invention concerne un procédé permettant d'augmenter la tension d'alimentation maximum utilisable dans un circuit amplificateur. Un circuit amplificateur à montage cascode autopolarisé comprend un premier et un deuxième MOSFET connectés en série et couplés entre une borne de source de courant continu et une borne commune. Une borne de signal d'entrée RF est couplée à une gâchette du premier MOSFET et la gâchette du deuxième MOSFET est connectée entre une résistance et un condensateur connectés en série entre le drain du deuxième MOSFET et la source du premier MOSFET. Dans des modes de réalisation préférés de l'invention, un sous circuit de charge additionnelle unidirectionnel est couplé entre une électrode drain et la gâchette du deuxième MOSFET, qui peut comprendre un sous circuit résistant de diode ou un troisième MOSFET connecté à travers un diviseur de tension résistant. La sortie du circuit amplificateur est prise à partir de l'électrode drain du deuxième MOSFET. Cet agencement permet au premier et au deuxième MOSFET de résister à un écart de tension de sortie plus important, ce qui permet d'utiliser une tension d'alimentation plus élevée et d'augmenter la puissance de sortie, sans recourir à des tensions de polarisation complexes.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international