Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2003001585 - AUGMENTATION DE LA RESISTANCE A LA FATIGUE DU GLOBULE DE SOUDURE C4 DANS UNE CONNEXION PUCE-SUBSTRAT

Numéro de publication WO/2003/001585
Date de publication 03.01.2003
N° de la demande internationale PCT/EP2002/006922
Date du dépôt international 04.06.2002
Demande présentée en vertu du Chapitre 2 12.12.2002
CIB
H01L 21/60 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
H01L 23/485 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
482formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
485formées de structures en couches comprenant des couches conductrices et isolantes, p.ex. contacts planaires
H05K 3/34 2006.01
HÉLECTRICITÉ
05TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
KCIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3Appareils ou procédés pour la fabrication de circuits imprimés
30Assemblage de circuits imprimés avec des composants électriques, p.ex. avec une résistance
32Connexions électriques des composants électriques ou des fils à des circuits imprimés
34Connexions soudées
CPC
H01L 2224/13
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
13of an individual bump connector
H01L 2224/13099
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
13of an individual bump connector
13001Core members of the bump connector
13099Material
H01L 2224/13111
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
13of an individual bump connector
13001Core members of the bump connector
13099Material
131with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
13101the principal constituent melting at a temperature of less than 400°C
13111Tin [Sn] as principal constituent
H01L 2224/81801
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
81using a bump connector
818Bonding techniques
81801Soldering or alloying
H01L 24/10
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
24Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors
H01L 24/13
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
24Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
13of an individual bump connector
Déposants
  • INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, NJ 10504, US (AE, AG, AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BY, BZ, CA, CF, CG, CH, CI, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GW, HR, HU, ID, IE, IL, IN, IS, IT, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, ML, MN, MR, MW, MX, MZ, NE, NL, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, SN, SZ, TD, TG, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW)
  • COMPANIE IBM FRANCE [FR/FR]; Tour Descartes 2, Avenue Gambetta F-92066 la Défense Cedex, FR (MC)
Inventeurs
  • BERNIER, William, E.; US
  • CAREY, Charles, E.; US
  • GRAMATZKI, Eberhard, B.; US
  • HOMA, Thomas, R.; US
  • JOHNSON, Eric, A.; US
  • LANGEVIN, Pierre; CA
  • MEMIS, Irving; US
  • TRAN, Son, K.; US
  • WHITE, Robert, F.; US
Mandataires
  • DE PENA, Alain; Compagnie IBM France Direction de la Propriété Intellectuelle F-06610 La Gaude, FR
Données relatives à la priorité
09/885,85320.06.2001US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) EXTENSION OF FATIGUE LIFE FOR C4 SOLDER BALL IN A CHIP TO SUBSTRATE CONNECTION
(FR) AUGMENTATION DE LA RESISTANCE A LA FATIGUE DU GLOBULE DE SOUDURE C4 DANS UNE CONNEXION PUCE-SUBSTRAT
Abrégé
(EN)
A method and structure for coupling a semiconductor substrate (e.g., a semiconductor chip) to an organic substrate (e.g., a chip carrier). The coupling interfaces a solder member (e.g., a solder ball) to both a conductive pad on the semiconductor substrate and a conductive pad on the organic substrate. Thermal strains on the solder member during thermal cycling may be reduced by having a surface area of the pad on the semiconductor substrate exceed a surface area of the pad on the organic substrate. Thermal strains on the solder member during thermal cycling may also be reduced by having a distance from a centerline of the solder member to a closest lateral edge of the semiconductor substrate exceed about 0.25 mm.
(FR)
L'invention concerne un procédé et une structure de couplage d'un semiconducteur (par exemple une puce à semiconducteur) avec un substrat organique (par exemple un porte-puce). Ce couplage relie un élément de soudure (par exemple un globule de soudure) à la fois à une plage conductrice sur le substrat semi-conducteur et à une plage conductrice sur le substrat organique. On peut par ailleurs réduire les contraintes thermiques qui s'exercent sur l'élément de soudure au cours du cycle thermique en prévoyant une aire surfacique plus importante pour la plage du substrat semiconducteur que pour le substrat organique. On peut également réduire les contraintes thermiques sur l'élément de soudure au cours du cycle thermique en maintenant une distance supérieure à 0, 25 mm entre l'axe principal de l'élément de soudure et le bord latéral le plus près du substrat semiconducteur.
Également publié en tant que
PH1-2003-501318
PH12003501318
RU2004107566
Dernières données bibliographiques dont dispose le Bureau international