WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002095814) TRANSISTOR A EFFET DE CHAMP SILICIUM SUR ISOLANT ET PROCEDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/095814    N° de la demande internationale :    PCT/US2002/012277
Date de publication : 28.11.2002 Date de dépôt international : 19.04.2002
CIB :
H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Déposants : MOTOROLA, INC., A CORPORATION OF THE STATE OF DELAWARE [US/US]; 1303 East Algonquin Road Schaumburg, IL 60196 (US)
Inventeurs : CHENG, Baohong,; (US).
LII, Yeong-Jyh, T.; (US)
Mandataire : KOCH, William, E.,; Corporate Law Department Intellectual Property Section 7700 West Parmer Lane MD: TX32/PL02 Austin, TX 78729 (US)
Données relatives à la priorité :
09/861,812 21.05.2001 US
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD THEREFOR________________________
(FR) TRANSISTOR A EFFET DE CHAMP SILICIUM SUR ISOLANT ET PROCEDE
Abrégé : front page image
(EN)Epitaxial silicon is grown to form elevated source/drain extensions (74) for transistors on silicon-on-insulator (SOI) substrates (50). An offset liner layer (62) is formed between the gate (58) and the epitaxial silicon (74) to prevent shorting. In one embodiment, the offset liner layer (62) is a nitride and in another embodiment it is an oxide. The resulting structure decreases extension resistance and improves the scalability of SOI transistors by increasing the thickness of silicon underneath the source and drain regions, while keeping the silicon underneath the gate thin. This allows for the reduction in gate length without decreasing the functionality of the transistor.
(FR)Selon cette invention, un silicium épitaxial est étiré de façon à former des extensions élevées source/drain (74) pour des transistors sur des substrats de silicium sur isolant (50). Une couche de revêtement de transfert (62) est formée entre la grille (58) et le silicium épitaxial (74) pour empêcher un raccourcissement. Selon une réalisation, la couche de revêtement de transfert (62) est un nitrure et, selon une autre réalisation, un oxyde. La structure obtenue réduit la résistance à l'extension et permet une meilleure variabilité dimensionnelle des transistors sur silicium isolant lorsqu'on augmente l'épaisseur du silicium sous les régions de source et de drain tout en maintenant le silicium sous la grille. Ceci permet de réduire la longueur de la grille en même temps que la fonctionnalité du transistor.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)