WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002093746) CIRCUIT LOGIQUE A IMMUNITE CONTRE LE BASCULEMENT INTEMPESTIF D'EVENEMENT UNIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2002/093746 N° de la demande internationale : PCT/US2002/014932
Date de publication : 21.11.2002 Date de dépôt international : 08.05.2002
CIB :
H03K 19/003 (2006.01) ,H03K 19/007 (2006.01)
Déposants : KNOWLES, Kenneth, R.[US/US]; US (UsOnly)
BAE SYSTEMS INFORMATION AND ELECTRONIC SYSTEMS INTEGRATION, INC.[US/US]; 9300 Wellington Road Manassas, VA 20110, US (AllExceptUS)
Inventeurs : KNOWLES, Kenneth, R.; US
Mandataire : SANTARELLI, Bryan, A. ; Graybeal Jackson Haley LLP Suite 350 155-108th Avenue Northeast Bellevue, WA 98004-5901, US
Données relatives à la priorité :
09/854,24711.05.2001US
Titre (EN) LOGIC CIRCUIT WITH SINGLE EVENT UPSET IMMUNITY
(FR) CIRCUIT LOGIQUE A IMMUNITE CONTRE LE BASCULEMENT INTEMPESTIF D'EVENEMENT UNIQUE
Abrégé : front page image
(EN) An SEU immune logic architecture includes a dual path logic gate coupled to a dual to single path converter. A first and a second logic element within the dual path logic gate are functionally and possibly structurally equivalent, and are coupled to receive input signals spanning redundant input signal sets. A given logic structure within the first logic element may receive specified input signals within a particular input signal set, while an analogous logic structure within the second logic element may receive corresponding input signals within the counterpart input signal set. A radiation induced transient pulse that affects one input signal may affect an output signal asserted by one logic structure; however, since the transient pulse doesn't affect a corresponding input signal applied to the analogous logic structure, the dual path logic gate may output at least one correctly valued signal when a transient pulse occurs. The dual to single path converter is coupled to receive signals output by the dual path logic gate. In the event that a transient signal appears at an input of the dual to single path converter, a current path may be interrupted, and a correct output signal value is maintained as a result of stray capacitance present at an output node.
(FR) Selon la présente invention, une architecture logique immunisée contre le basculement intempestif d'événement unique (SEU) comprend une porte logique à double trajet couplée à un convertisseur de trajet double à simple. Un premier et un second élément logique présents dans la porte logique à double trajet sont fonctionnellement et éventuellement structurellement équivalents, et sont couplés pour recevoir des signaux d'entrée de découpage d'ensembles de signaux d'entrée redondants. Une structure logique donnée présente dans le premier élément logique peut recevoir des signaux d'entrée spécifiques dans un ensemble de signaux d'entrée particulier, alors qu'une structure logique analogue présente dans le second élément logique peut recevoir des signaux d'entrée correspondants dans l'ensemble de signaux d'entrée correspondant. Une impulsion transitoire induite par rayonnement qui affecte un signal d'entrée peut affecter un signal de sortie affirmé par une structure logique; cependant, étant donné que l'impulsion transitoire n'affecte pas un signal d'entrée correspondant appliqué à la structure logique analogue, la porte logique à double trajet peut produire au moins un signal valué correctement lorsqu'une impulsion transitoire se produit. Le convertisseur de trajet double à simple est couplé pour recevoir une sortie de signaux émise par la porte logique à double trajet. Dans le cas où un signal transitoire apparaît sur une entrée du convertisseur de trajet double à unique, un trajet de courant peut être interrompu, et une valeur de signal d'entrée correcte est conservée en raison de la capacité répartie présente sur un noeud de sortie.
États désignés : JP, US
Office européen des brevets (OEB (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)