WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002087086) GENERATEUR D'HORLOGE UTILISANT DES BOUCLES A RETARD DE PHASE (DLL) MAITRE ET ESCLAVE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/087086    N° de la demande internationale :    PCT/US2002/012155
Date de publication : 31.10.2002 Date de dépôt international : 18.04.2002
Demande présentée en vertu du Chapitre 2 :    19.11.2002    
CIB :
G11C 7/10 (2006.01), G11C 7/22 (2006.01), H03L 7/07 (2006.01), H03L 7/081 (2006.01), H04L 7/02 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way, Boise, ID 83716-9632 (US)
Inventeurs : LIN, Feng; (US)
Mandataire : VIKSNINS, Ann, S.; Schwegman, Lundberg, Woessner & Kluth, P.O. Box 2938, Minneapolis, MN 55402 (US)
Données relatives à la priorité :
09/838,525 19.04.2001 US
Titre (EN) CLOCK GENERATOR USING MASTER AND SLAVE DLLS
(FR) GENERATEUR D'HORLOGE UTILISANT DES BOUCLES A RETARD DE PHASE (DLL) MAITRE ET ESCLAVE
Abrégé : front page image
(EN)A clock generator comprising a master delay locked loop (DLL) and a slave DLL to capture a data signal. The slave DLL generates a slave output signal based on a clock signal. The master DLL receives the slave output signal and compensates variations in delays of the data and clock signals to generate a capture clock signal. When the master and slave DLLs are locked, the capture clock signal is center aligned with the data signal.
(FR)L'invention concerne un générateur d'horloge comprenant une boucle à retard de phase (DLL) maître et une boucle à retard de phase (DLL) esclave pour capturer un signal de données. La DLL esclave génère un signal de sortie esclave en fonction du signal d'horloge. La DLL maître reçoit le signal de sortie esclave et compense les variations des retards des signaux de données et d'horloge de manière à générer un signal d'horloge de capture. Lorsque les DLL maître et esclave sont verrouillées, le signal d'horloge de capture est aligné par le centre avec le signal de données.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)