WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002087072) PROCEDE DE POLARISATION ET CIRCUIT ATTENUATEUR DE DISTORSIONS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/087072    N° de la demande internationale :    PCT/US2002/012190
Date de publication : 31.10.2002 Date de dépôt international : 17.04.2002
Demande présentée en vertu du Chapitre 2 :    15.11.2002    
CIB :
H03F 1/32 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; 5775 Morehouse Drive, San Diego, CA 92121-1714 (US)
Inventeurs : APARIN, Vladimir; (US)
Mandataire : WADSWORTH, Philip, R.; Qualcomm Incorporated, 5775 Morehouse Drive, San Diego, CA 92121-1714 (US)
Données relatives à la priorité :
60/284,791 18.04.2001 US
10/002,377 15.11.2001 US
Titre (EN) BIAS METHOD AND CIRCUIT FOR DISTORTION REDUCTION
(FR) PROCEDE DE POLARISATION ET CIRCUIT ATTENUATEUR DE DISTORSIONS
Abrégé : front page image
(EN)Bias circuit that generates the optimum bias voltage for a transistor at wich its selected nonlinearity is zero. Mathematically, the nonlinearity can be represented by a sum of multiple components where some components have negative sign. The components are proportional to the DC currents of the transistor at bias voltages differing by a small amount. The bias circuit includes bias transistors that are scaled versions of the main transistor. Each bias transistor generates a DC current representing one of the components. Bias method by which currents are combined according to the signs of the respective components to form a DC signal proportional to the selected nonlinearity. A feedback circuit senses the DC signal and generates the bias voltage is applied to the main transistor resulting in cancellation of its selected nonlinearity.
(FR)La présente invention concerne une technique d'annulation sélective de la non-linéarité du 2?nd¿ et du 3?ème¿ ordre d'un transistor. Toute non-linéarité est une fonction de la tension de polarisation d'un transistor. Dans de nombreux cas, cette fonction fait qu'à une tension de polarisation particulière, la non-linéarité devient nulle. L'invention porte ainsi sur un circuit de polarisation qui produit la tension de polarisation optimale pour un transistor dont la non-linéarité demandée est nulle. Mathématiquement, la non-linéarité peut se représenter comme une somme de plusieurs composantes dont certaines sont affectées d'un signe moins. Ces composantes sont proportionnelles aux intensités courant continu du transistor dans le cas où les tensions de polarisation diffèrent de peu. Le circuit de polarisation comporte des transistors de polarisation qui sont des versions à diverses échelles du transistor principal. Chaque transistor de polarisation produit une intensité courant continu représentant l'une des composantes. On combine les intensités en fonction des signes des différentes composantes de façon à former un signal courant continu proportionnel à la non-linéarité choisie. Un circuit à rétroaction, ayant sondé le signal courant continu, produit des tensions de polarisation des transistors de polarisation capable d'annuler de force le signal courant continu. L'une des tensions de polarisation est appliquée au transistor principal, ce qui aboutit à l'annulation de la non-linéarité qui avait été choisie pour lui. Ce système peut se mettre facilement en oeuvre en utilisant la technologie des circuits intégrés de façon que les transistors du circuit de polarisation soient étroitement accordés les uns par rapport aux autres et par rapport au transistor principal. L'effet d'annulation produit par la présente invention s'avère peu sensible aux variations affectant le traitement du transistor et la température de fonctionnement.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)