WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002086971) SYSTEME EN BOITIER FABRIQUE SUR UNE TRANCHE DE SEMI-CONDUCTEUR OU DE DIELECTRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/086971    N° de la demande internationale :    PCT/US2002/012207
Date de publication : 31.10.2002 Date de dépôt international : 17.04.2002
Demande présentée en vertu du Chapitre 2 :    13.11.2002    
CIB :
H01L 23/498 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US)
Inventeurs : CHIU, George, Liang-Tai; (US).
MAGERLEIN, John, Harold; (US)
Mandataire : MORRIS, Daniel, P.; International Business Machines Corporation, T.J. Watson Research Center, P.O. Box 218, Yorktown Heights, NY 10598 (US)
Données relatives à la priorité :
09/838,725 19.04.2001 US
Titre (EN) MULTICHIP MODULE FABRICATED ON A SEMICONDUCTOR OR DIELECTRIC WAFER AND METHOD FOR MANUFACTURING SAME
(FR) SYSTEME EN BOITIER FABRIQUE SUR UNE TRANCHE DE SEMI-CONDUCTEUR OU DE DIELECTRIQUE
Abrégé : front page image
(EN)A semiconductor or dielectric wafer with conducting vias is used as a substrate in an integrated circuit packaging structure, where high density inter and intra chip contacts and wiring are positioned on the substrate face on which the integrated circuitry is mounted, and external signal and power circuitry is contacted through the opposite face. Use of a substrate such as silicon permits the use of conventional silicon processes available in the art for providing high wiring density together with matching of the thermal expansion coefficient of any silicon chips in the integrated circuits. The use of vias through the substrate allows a high density of connections leaving the silicon substrate and provides short paths for the connections of power and signals.
(FR)L'invention concerne une tranche de semi-conducteur ou de diélectrique pourvue de trous d'interconnexion conducteurs et utilisée comme substrat dans une structure de mise en boîtier de circuits intégrés. Un câblage et des contacts à haute densité entre puces et sur une même puce sont disposés sur la face du substrat où sont montés les circuits intégrés, des circuits de puissance et de signaux externes étant mis en contact par l'intermédiaire de la face opposée. L'utilisation d'un substrat tel que le silicium permet d'utiliser des opérations à silicium classiques disponibles dans la technique actuelle afin d'obtenir une haute densité de câblage conjointement avec l'adaptation du coefficient de dilatation thermique de toutes les puces de silicium dans les circuits intégrés. L'utilisation de trous d'interconnexion à travers le substrat permet d'obtenir une haute densité pour les connexions partant du substrat de silicium, et fournit des passages courts pour les connexions de puissance et de signaux.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)