WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002086953) PROCEDES DE FORMATION DE JONCTIONS TRES PEU PROFONDES A RESISTANCE DE COUCHE FAIBLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/086953    N° de la demande internationale :    PCT/US2002/009552
Date de publication : 31.10.2002 Date de dépôt international : 28.03.2002
Demande présentée en vertu du Chapitre 2 :    04.11.2002    
CIB :
H01L 21/265 (2006.01)
Déposants : VARIAN SEMICONDUCTOR EQUIPMENT ASSOCIATES, INC. [US/US]; 35 Dory Road, Gloucester, MA 01930 (US)
Inventeurs : DOWNEY, Daniel, F.; (US)
Mandataire : McCLELLAN, William, R.; Wolf, Greenfield & Sacks, P.C., 600 Atlantic Avenue, Boston, MA 02210 (US)
Données relatives à la priorité :
09/835,653 16.04.2001 US
Titre (EN) METHODS FOR FORMING ULTRASHALLOW JUNCTIONS WITH LOW SHEET RESISTANCE
(FR) PROCEDES DE FORMATION DE JONCTIONS TRES PEU PROFONDES A RESISTANCE DE COUCHE FAIBLE
Abrégé : front page image
(EN)Methods and apparatus are provided for forming ultrashallow junctions in semiconductor wafers. The method includes the step of introducing into a shallow surface layer of a semiconductor wafer a dopant material that is selected to form charge carrier complexes, such as exciton complexes, which produce at least two charge carriers per complex. The semiconductor wafer containing the dopant material may be processed, such as by thermal processing, to form the charge carrier complexes. The charge carrier complexes are interstitial and therefore are not subject ot the limitations imposed by the electrical solutility limits resulting from incorporation into substitutional sites. Thus, low sheet resistance can be obtained.
(FR)L'invention concerne des procédés et un appareil permettant de réaliser des jonctions très peu profondes dans des tranches semi-conductrices. Le procédé consiste à introduire, dans une couche de surface peu profonde d'une tranche semi-conductrice, un matériau dopant sélectionné afin de former des complexes porteurs de charges, notamment des complexes d'excitons, produisant au moins deux porteurs de charge par complexe. La tranche semi-conductrice contenant le matériau dopant peut être traitée, par exemple, par voie thermique, afin de former les complexes porteurs de charges. Les complexes porteurs de charges sont interstitiels et ne sont pas, cependant, sujets aux limitations imposées par les limites de solubilité électrique résultant d'incorporation dans des sites de substitution. On peut ainsi obtenir une résistance de couche faible.
États désignés : CN, JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)