WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002086772) CONCEPTION ET DEFINITION DU PLAN DE MASSE SIMULTANEES OPTIMALES DE CIRCUITS INTEGRES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/086772    N° de la demande internationale :    PCT/US2002/013184
Date de publication : 31.10.2002 Date de dépôt international : 25.04.2002
Demande présentée en vertu du Chapitre 2 :    22.11.2002    
CIB :
G06F 17/50 (2006.01)
Déposants : BARCELONA DESIGN, INC. [US/US]; 39677 Eureka Drive, Newark, CA 94560 (US)
Inventeurs : HASSIBI, Arash; (US).
HENTZ, Andre; (US).
HERSHENSON, Mar; (US)
Mandataire : MALLIE, Michael, J.; Blakely, Sokoloff, Taylor & Zafman LLP, 7th Floor, 12400 Wilshire Boulevard, Los Angeles, CA 90025 (US)
Données relatives à la priorité :
09/843,486 25.04.2001 US
Titre (EN) OPTIMAL SIMULTANEOUS DESIGN AND FLOORPLANNING OF INTEGRATED CIRCUIT
(FR) CONCEPTION ET DEFINITION DU PLAN DE MASSE SIMULTANEES OPTIMALES DE CIRCUITS INTEGRES
Abrégé : front page image
(EN)A method is described for optimal simultaneous design and floorplanning of integrated circuits. The method is based on formulating the problem as a geometric program, which then can be solved numerically with great efficiency. Prior work discloses the design of many different analog circuit cells such as operational amplifiers, spiral inductors, and LC oscillators which can be cast as geometric programs. The present disclosure adds to this layout floorplanning constraints in posynomial form that can be mixed with design constraints for different analog circuits. This allows the simultaneous design and floorplaning of numerous analog circuits using geometric programming. Thus, the design and floorplanning can be performed optimally in a single step.
(FR)Cette invention concerne un procédé de conception et de définition de plan de masse simultanées optimales de circuits intégrés. Ce procédé est fondé sur la formulation du problème sous la forme d'un programme géométrique, qui peut ensuite être résolu numériquement avec une grande efficacité. Les techniques antérieures concerne la conception de nombreuses cellules de circuit analogique différentes, telles que amplificateurs opérationnels, inductances spirales et oscillateurs CL, pouvant être traitées sous la forme de programmes géométriques. Cette invention ajoute à cette définition de plan de masse de présentation des contraintes dans une forme polynomiale pouvant être mêlées à des contraintes de conception pour différents circuits analogiques. La conception et la définition de plan de masse simultanées de nombreux circuits analogiques faisant appel à une programmation géométrique peuvent ainsi être obtenues. De ce fait, la conception et la définition de masse peuvent être réalisées de manière optimale en une seule étape.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)