WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002084937) APPAREIL DE DETECTION DE SYNCHRONISATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/084937    N° de la demande internationale :    PCT/JP2002/003415
Date de publication : 24.10.2002 Date de dépôt international : 05.04.2002
CIB :
H04H 40/18 (2008.01), H04L 27/02 (2006.01), H04N 5/08 (2006.01), H04N 5/21 (2006.01), H04L 7/04 (2006.01), H04L 7/06 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma Kadoma-shi, Osaka 571-8501 (JP) (Tous Sauf US).
AZAKAMI, Hiroshi [JP/JP]; (JP) (US Seulement).
KONISHI, Takaaki [JP/JP]; (JP) (US Seulement).
KATO, Hisaya [JP/JP]; (JP) (US Seulement).
TOKUNAGA, Naoya [JP/JP]; (JP) (US Seulement).
SUZUKI, Kazuaki [JP/JP]; (JP) (US Seulement).
UEDA, Kazuya [JP/JP]; (JP) (US Seulement)
Inventeurs : AZAKAMI, Hiroshi; (JP).
KONISHI, Takaaki; (JP).
KATO, Hisaya; (JP).
TOKUNAGA, Naoya; (JP).
SUZUKI, Kazuaki; (JP).
UEDA, Kazuya; (JP)
Mandataire : OGASAWARA, Shiro; Daisan-Longev' Bldg., 3-11, Enokicho Suita-shi, Osaka 564-0053 (JP)
Données relatives à la priorité :
2001-109607 09.04.2001 JP
Titre (EN) SYNCHRONIZATION DETECTION APPARATUS
(FR) APPAREIL DE DETECTION DE SYNCHRONISATION
Abrégé : front page image
(EN)An input signal DT contains a segment synchronization signal based on the ATSC standard. A clock doubling block (111) doubles a clock CK. A selector type sampling block (112) selects a sampling point among a plurality of timings defined by the doubled clock and samples the input signal DT at the selected sample point. Moreover, the selector type sampling block (112) switches the sampling point from one to another while synchronization is not established. After the segment synchronization is established, a synchronization detection apparatus may maintain the synchronization established state until the field synchronization detection fails and may shift the synchronization detection signal in the temporal direction in accordance with the bit error rate RT when outputting the signal.
(FR)Selon l'invention, un signal d'entrée DT contient un signal de synchronisation de segment fondé sur la standard ATSC. Un bloc de doublage d'horloge (111) double une horloge CK. Un bloc d'échantillonnage de type sélecteur (112) permet de sélectionner un point d'échantillonnage parmi plusieurs durées d'impulsions définies par l'horloge doublée et échantillonne le signal d'entrée DT au point sélectionné. En outre, le bloc d'échantillonnage de type sélecteur (112) commute le point d'échantillonnage d'un point à un autre alors que la synchronisation n'est pas établie. Après établissement du segment de synchronisation, un appareil de détection de synchronisation permet de maintenir l'état établi de synchronisation jusqu'à ce que la détection de synchronisation de champ soit défaillante, et permet de décaler le signal de détection de synchronisation dans la direction temporelle en accord avec le taux d'erreur binaire RT lors de la sortie du signal.
États désignés : CA, CN, KR, MX, SG, US.
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)