WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002084882) CIRCUIT COMPARATEUR ET PROCEDE D'EXPLOITATION DE CE CIRCUIT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/084882    N° de la demande internationale :    PCT/SE2002/000694
Date de publication : 24.10.2002 Date de dépôt international : 09.04.2002
Demande présentée en vertu du Chapitre 2 :    30.10.2002    
CIB :
H03K 3/2885 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; P.O. Box 800949, 81609 München (DE) (Tous Sauf US).
JANSSON, Christer [SE/SE]; (SE) (US Seulement)
Inventeurs : JANSSON, Christer; (SE)
Mandataire : FRITZON, Rolf; Kransell & Wennborg AB, Box 27834, S-115 93 Stockholm (SE)
Données relatives à la priorité :
0101296-2 11.04.2001 SE
Titre (EN) COMPARATOR CIRCUIT AND METHOD OF OPERATING A COMPARATOR CIRCUIT
(FR) CIRCUIT COMPARATEUR ET PROCEDE D'EXPLOITATION DE CE CIRCUIT
Abrégé : front page image
(EN)The present invention refers to a comparator for an analog-to-digital converter comprising an input stage (in¿+?, in¿-?, M1, M2) for receiving an input signal; a bipolar latch stage (Q1, Q2; Q1a-b, Q2a-b) coupled to the input stage for performing a latch decision based on the input signal; means for amplifying the latch output (V¿a?, V¿b?) to a level suitable for CMOS circuitry; and an output (out¿+?, out¿-?). According to the invention the means for amplifying includes at least one tapping transistor (Q3, Q4) coupled to the latch stage for, depending on the latch decision, tapping a collector current (I¿c2?; I¿c1?) from the latch stage, while leaving the latch decision thereof unaffected, such that a current gain ($g(b)) of the latch stage can be used to amplify a latch bias current (I¿a?, I¿b?) of the latch stage to thereby provide for the amplification.
(FR)L'invention concerne un comparateur pour convertisseur analogique-numérique, qui comprend un étage d'entrée (in¿+?, in¿-?, M1, M2) pour recevoir un signal d'entrée; un étage de verrouillage bipolaire (Q1, Q2; Q1a-b, Q2a-b) couplé à l'étage d'entrée pour exécuter une décision de verrouillage basée sur le signal d'entrée; un moyen pour amplifier la sortie de verrouillage (V¿a?, V¿b?) à un niveau approprié pour une circuiterie CMOS; et une sortie (out¿+?, out¿-?). Le moyen d'amplification comprend au moins un transistor de dérivation (Q3, Q4) couplé à l'étage de verrouillage pour, en fonction de la décision de verrouillage, dériver un courant collecteur (I¿c2?; I¿c1?) de l'étage de verrouillage, tout en laissant la décision de verrouillage de ce dernier intacte, de sorte qu'une amplification du courant ($g(b)) de l'étage de verrouillage puisse être mise en oeuvre pour amplifier un courant de polarisation de verrouillage (I¿a?, I¿b?) de l'étage de verrouillage afin d'assurer cette amplification.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)