WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002084723) FABRICATION A FAIBLE COUT DE RESISTANCES A RESISTIVITE ELEVEE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/084723    N° de la demande internationale :    PCT/US2002/009059
Date de publication : 24.10.2002 Date de dépôt international : 21.03.2002
CIB :
H01L 21/02 (2006.01), H01L 27/06 (2006.01), H01L 27/12 (2006.01)
Déposants : CONEXANT SYSTEMS, INC. [US/US]; 4311 Jamboree Road, Newport Beach, CA 92660 (US)
Inventeurs : RACANELLI, Marco; (US)
Mandataire : FARJAMI, Michael; Farjami & Farjami LLP, 26522 La Alameda Avenue, Suite 360, Mission Viejo, CA 92691 (US)
Données relatives à la priorité :
09/833,953 11.04.2001 US
Titre (EN) LOW COST FABRICATION OF HIGH RESISTIVITY RESISTORS
(FR) FABRICATION A FAIBLE COUT DE RESISTANCES A RESISTIVITE ELEVEE
Abrégé : front page image
(EN)In one disclosed embodiment a layer is formed over a transistor gate and a field oxide region. For example, a polycrystalline silicon layer (202) can be deposited over a PFET gate oxide (224) and a silicon dioxide isolation region on the same chip. The layer is then doped over the transistor gate without doping the layer over the field oxide. A photoresist layer can be used as a barrier to implant doping, for example, to block N+ doping over the field oxide region. The entire layer is then doped, for example, with P type dopant after removal of the doping barrier. The second doping results in formation of a high resistivity resistor over the field oxide region, without affecting the transistor gate. Contact regions (204) are then formed of a silicide, for example, for connecting the resistor to other devices.
(FR)L'invention concerne, dans un mode de réalisation, une couche formée sur une grille de transistor et une région d'oxyde épais. Par exemple, on peut déposer une couche de silicium polycristallin (202) sur un oxyde de grille PFET (224) et une région d'isolation de dioxyde de silicium sur la même puce. La couche est ensuite dopée sur la grille de transistor sans doper la couche sur l'oxyde épais. Une couche de photorésine peut être utilisée comme barrière pour implanter le dopage, par exemple, pour bloquer le dopage de N+ sur la région d'oxyde épais. La couche entière est alors dopée, par exemple, avec un dopant du type P après évacuation de la barrière de dopage. Le second dopage provoque la formation d'une résistance à haute résistivité sur la région d'oxyde épais, sans affecter la grille de transistor. Des régions de contact (204) sont alors formées à base de siliciure, par exemple, pour connecter la résistance à d'autres dispositifs.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)