WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002084509) NOUVEAU SUPERORDINATEUR MASSIVEMENT PARALLELE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/084509    N° de la demande internationale :    PCT/US2002/005571
Date de publication : 24.10.2002 Date de dépôt international : 25.02.2002
Demande présentée en vertu du Chapitre 2 :    18.09.2002    
CIB :
G06F 12/08 (2006.01), H05K 7/20 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; Old Orchard Road, Armonk, NY 10504 (US) (Tous Sauf US).
BLUMRICH, Matthias, A. [US/US]; (US) (US Seulement).
CHEN, Dong [CN/US]; (US) (US Seulement).
CHIU, George, L. [US/US]; (US) (US Seulement).
CIPOLLA, Thomas, M. [US/US]; (US) (US Seulement).
COTEUS, Paul, W. [US/US]; (US) (US Seulement).
GARA, Alan, G. [US/US]; (US) (US Seulement).
GIAMPAPA, Mark, E. [US/US]; (US) (US Seulement).
HEIDELBERGER, Philip [US/US]; (US) (US Seulement).
KOPSCAY, Gerald, V. [US/US]; (US) (US Seulement).
MOK, Lawrence, S. [US/US]; (US) (US Seulement).
TAKKEN, Todd, E. [US/US]; (US) (US Seulement)
Inventeurs : BLUMRICH, Matthias, A.; (US).
CHEN, Dong; (US).
CHIU, George, L.; (US).
CIPOLLA, Thomas, M.; (US).
COTEUS, Paul, W.; (US).
GARA, Alan, G.; (US).
GIAMPAPA, Mark, E.; (US).
HEIDELBERGER, Philip; (US).
KOPSCAY, Gerald, V.; (US).
MOK, Lawrence, S.; (US).
TAKKEN, Todd, E.; (US)
Mandataire : GROLZ, Edward, W.; Scully, Scott, Murphy & Presser, 400 Garden City Plaza, Garden City, NY 11530 (US)
Données relatives à la priorité :
60/271,124 24.02.2001 US
Titre (EN) A NOVEL MASSIVELY PARRALLEL SUPERCOMPUTER
(FR) NOUVEAU SUPERORDINATEUR MASSIVEMENT PARALLELE
Abrégé : front page image
(EN)A novel massively parallel supercomputer of hundreds of teraOPS-scale includes node architectures based upon System-On-a-Chip technology, where each processing node comprises a single Application Specific Integrated Circuit (ASIC). The ASIC nodes (20) are interconnected by multiple independent networks (26) that optimally maximizes packet communications throughput and minimizes latency. The multiple networks may include three high-speed networks for parallel algorithm message passing including a Torus, Global Tree, and a Global Asynchronous network that provides global barrier and notification functions. These multiple independent networks may be collaboratively or independently utilized according to the needs or phases of an algorithm for optimizing algorithm processing performance.
(FR)L'invention concerne un nouveau superordinateur massivement parallèle de l'ordre de centaines de téraflop comprenant des architectures nodales basées sur la technologie du système sur puce. Chaque noeud de traitement comporte un circuit intégré spécifique (ASIC), dont les noeuds sont reliés par plusieurs réseaux (26) indépendants qui maximisent de façon optimale le débit de traitement de communications par paquets et minimisent les temps d'attente. Les nombreux réseaux peuvent comporter trois réseaux à grande vitesse pour le passage de message algorithmique parallèle comprenant un tore, une arborescence globale et un réseau asynchrone global fournissant des fonctions de barrière globale et de notification. Ces nombreux réseaux indépendants peuvent être utilisés en collaboration ou de manière indépendante en fonction des besoins ou des phases d'un algorithme pour optimiser la performance du traitement algorithmique.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)