WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002082532) SYSTEME D'ESSAI DE SEMI-CONDUCTEUR ET PROCEDES ASSOCIES DESTINES A DES ESSAIS PERMETTANT D'ACCEPTER UN NIVEAU DE PLAQUETTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/082532    N° de la demande internationale :    PCT/US2002/010759
Date de publication : 17.10.2002 Date de dépôt international : 05.04.2002
Demande présentée en vertu du Chapitre 2 :    06.11.2002    
CIB :
G01R 31/26 (2006.01), G01R 31/28 (2006.01), H01L 21/66 (2006.01)
Déposants : UNIVERSITY OF FLORIDA [US/US]; 1938 W. University Avenue, Gainesville, FL 32603 (US).
INTERSIL AMERICAS INC. [US/US]; 7585 Irvine Center Drive, Suite 100, Irvine, CA 92618 (US)
Inventeurs : CHAWLA, Ravi; (US).
EISENSTADT, William, R.; (US).
FOX, Robert, M.; (US).
HEMMENWAY, Don, F.; (US).
JOHNSTON, Jeffrey, M.; (US).
MCCARTY, Chris, A.; (US)
Mandataire : REGAN, Christopher F.; Allen, Dyer, Doppelt, Milbrath & Gilchrist, P.A., 255 South Orange Avenue, Suite 1401, Orlando, FL 32801 (US).
JETTER, Neil, R.; Akerman, Senterfitt & Eidson, P.A., 222 Lakeview Avenue, Suite 400, P.O. Box 3188, West Palm Beach, FL 33402-3188 (US)
Données relatives à la priorité :
60/282,011 06.04.2001 US
  04.04.2002 US
Titre (EN) SEMICONDUCTOR TEST SYSTEM AND ASSOCIATED METHODS FOR WAFER LEVEL ACCEPTANCE TESTING
(FR) SYSTEME D'ESSAI DE SEMI-CONDUCTEUR ET PROCEDES ASSOCIES DESTINES A DES ESSAIS PERMETTANT D'ACCEPTER UN NIVEAU DE PLAQUETTE
Abrégé : front page image
(EN)A semiconductor test system includes at least one semiconductor wafer having working dies and at least one test die formed therein. Each of the working dies includes at least one bipolar transistor. A tester selectively supplies a changing direct current (DC) input signal to a selected test die and monitors a DC output signal therefrom. Each test die includes a test oscillator having at least one sample bipolar transistor substantially identical to the bipolar transistors of the working dies. The test oscillator switches between a non-oscillating state and an oscillating state as the DC input signal changes, and generates the DC output signal to the tester indicative of switching between the non-oscillating state and the oscillating state. A threshold level of a bias current that causes the test oscillator to switch between the non-oscillating state and the oscillating state is correlated to the maximum oscillation frequency and the transition frequency of the sample bipolar transistor.
(FR)La présente invention concerne un système d'essai de semiconducteur qui comprend au moins une plaquette semiconductrice possédant des dés de travail et au moins un dé d'essai formé sur cette plaquette. Chacun de ces dés de travail comprend au moins un transistor bipolaire. Un testeur alimente sélectivement un signal d'entrée d'un courant continu changeant dans un dé d'essai sélectionné et il surveille un signal de sortie en courant continu sortant de ce dé. Chaque dé d'essai comprend un oscillateur d'essai possédant au moins un transistor bipolaire échantillon sensiblement identique aux transistors bipolaires des dés de travail. Cet oscillateur d'essai commute entre un état non oscillant et un état oscillant lorsque le signal d'entrée en courant continu change, et il génère le signal de sortie en courant continu vers le testeur, ce qui indique une commutation entre un état non oscillant et un état oscillant. Un niveau seuil de courant polarisé entraînant la commutation de l'oscillateur d'essai entre l'état non oscillant et l'état oscillant est corrélé à la fréquence d'oscillation maximum et à la fréquence de transition du transistor bipolaire échantillon..
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)