WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002082503) DISPOSITIF A SILICIURE MULTI-EPAISSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/082503    N° de la demande internationale :    PCT/US2001/049829
Date de publication : 17.10.2002 Date de dépôt international : 19.12.2001
CIB :
H01L 21/285 (2006.01), H01L 21/336 (2006.01), H01L 29/417 (2006.01), H01L 29/45 (2006.01), H01L 29/786 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place Mail Stop 68 P.O. Box 3453 Sunnyvale, CA 94088-3453 (US)
Inventeurs : EN, William, G.; (US).
KRISHNAN, Srinath; (US).
JU, Dong-Hyuk; (US).
YU, Bin; (US)
Mandataire : RODDY, Richard, J.; Advanced Micro Devices, Inc. One AMD Place, Mail Stop 68 Sunnyvale, CA 94088-3453 (US)
Données relatives à la priorité :
09/824,412 02.04.2001 US
09/824,418 02.04.2001 US
09/824,123 02.04.2001 US
Titre (EN) MULTI-THICKNESS SILICIDE DEVICE
(FR) DISPOSITIF A SILICIURE MULTI-EPAISSEUR
Abrégé : front page image
(EN)A transistor device (10) formed on a semiconductor substrate (12) with an active layer (13) disposed on the semiconductor substrate having active regions (18) defined by isolation trenches (16). The device includes a gate (36) defining a channel (20) interposed between a source and a drain (22) formed within the active region of the substrate. Further, the device includes a multi-thickness silicide layer (42 and 44) formed on the main source and drain regions (24 and 26) and source and drain extension regions (28 and 30) wherein a portion (54) of the multi-thickness silicide layer which is formed on the source and drain extension regions is thinner than a portion (46) of the silicide layer which is formed on the mainn source and drain regions. The device further includes a second thin silicide layer formed on a polysilicon electrode of the gate. Further still, the device includes a disposable spacer used in the formation of the device. Further, the device includes a plurality of thin silicide layers formed on the source and the drain. Additionally, at least an upper silicide layer of the plurality of thin silicide layers extends beyond a lower silicide layer. Further still, the device includes a plurality of spacers used in the formation of the device. The device further includes a second plurality of thin silicide layers formed on a polysilicon electrode of the gate.
(FR)L'invention concerne un dispositif (10) à transistor formé sur un substrat semi-conducteur (12) présentant une couche active (13) disposée sur le substrat semi-conducteur ayant des régions actives (18) définies par des tranchées d'isolation (16). Le dispositif comprend une grille (36) définissant un canal (20) interposé entre une source et un drain (22) formés à l'intérieur de la région active du substrat. De plus, le dispositif comprend une couche de siliciure (42 et 44) multi-épaisseur formée sur les régions principales de source et de drain (24 et 26) et des régions d'extension de source et de drain (28 et 30) dans lesquelles une partie (54) de la couche de siliciure multi-épaisseur, laquelle est formée sur les régions d'extension de source et de drain, est plus mince qu'une partie (46) de la couche de siliciure formée sur les régions principales de source et de drain. Le dispositif comprend également une seconde couche de siliciure mince formée sur une électrode en polysilicium de la grille. De plus, le dispositif comprend un espaceur jetable utilisé dans la formation du dispositif. Le dispositif comprend également une pluralité de couches minces en siliciure formées sur la source et le drain. Par ailleurs, au moins une couche de siliciure supérieure de la pluralité des couches en siliciure mince s'étend au-delà d'une couche en siliciure inférieure. De plus, le dispositif comprend une pluralité d'espaceurs utilisés dans la formation du dispositif. En outre, le dispositif comprend une seconde pluralité de couches minces de siliciure formées sur une électrode en polysilicium de la grille.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)