WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002082456) DISPOSITIF ET PROCEDE D'UTILISATION DE BITS COMPLEMENTAIRES DANS UNE MATRICE MEMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/082456    N° de la demande internationale :    PCT/US2002/011136
Date de publication : 17.10.2002 Date de dépôt international : 09.04.2002
Demande présentée en vertu du Chapitre 2 :    08.11.2002    
CIB :
G11C 7/06 (2006.01), G11C 11/4091 (2006.01), G11C 11/4097 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way, MS 525, Boise, ID 83716 (US)
Inventeurs : PINNEY, David, L.; (US)
Mandataire : BOLVIN, Kenneth, W.; Leffert & Jay, Polglaze, P.A., P.O. Box 581009, Minneapolis, MN 55458-1009 (US)
Données relatives à la priorité :
09/829,140 09.04.2001 US
Titre (EN) DEVICE AND METHOD FOR USING COMPLEMENTARY BITS IN A MEMORY ARRAY
(FR) DISPOSITIF ET PROCEDE D'UTILISATION DE BITS COMPLEMENTAIRES DANS UNE MATRICE MEMOIRE
Abrégé : front page image
(EN)An apparatus and method of operating an open digit line and a folded digit line DRAM memory array having a plurality of memory cells wherein, in a plan view, each memory cell, in one embodiment, has an area of 6f?2¿. One method comprises, storing a first bit in a first memory cell and storing a second bit that is complementary to the first bit in a second memory cell. The first bit and the second bit form a data bit. The data bit is read by comparing a voltage difference between the first memory cell and the second memory cell.
(FR)L'invention concerne un appareil et un procédé de fonctionnement d'une mémoire DRAM à canal bit ouvert et à canal bit plié, ladite mémoire comprenant une pluralité de cellules de mémoire. Selon un mode de réalisation et dans une vue en plan, chaque cellule de mémoire présente une zone de 6f?2¿. Un procédé consiste à stocker un premier bit dans une première cellule de mémoire et un second bit complémentaire au premier bit dans une seconde cellule de mémoire. Les premier et second bits forment un bit de données. Le bit de données est lu par comparaison d'une différence de tensions entre la première cellule de mémoire et la seconde cellule de mémoire.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)