WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002082448) IDENTIFICATION D'UN CIRCUIT INTEGRE A PARTIR DE SES PARAMETRES PHYSIQUES DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/082448    N° de la demande internationale :    PCT/FR2002/001192
Date de publication : 17.10.2002 Date de dépôt international : 04.04.2002
Demande présentée en vertu du Chapitre 2 :    26.10.2002    
CIB :
G11C 5/00 (2006.01), G11C 8/20 (2006.01), H03K 5/15 (2006.01), H03K 5/19 (2006.01)
Déposants : STMICROELECTRONICS S.A. [FR/FR]; 29, Boulevard Romain Rolland, F-92120 Montrouge (FR) (Tous Sauf US).
BARDOUILLET, Michel [FR/FR]; (FR) (US Seulement).
WUIDART, Luc [BE/FR]; (FR) (US Seulement)
Inventeurs : BARDOUILLET, Michel; (FR).
WUIDART, Luc; (FR)
Mandataire : DE BEAUMONT, Michel; Cabinet Michel de Beaumont, 1, rue Champollion, F-38000 Grenoble (FR)
Données relatives à la priorité :
01/04585 04.04.2001 FR
Titre (EN) IDENTIFICATION OF AN INTEGRATED CIRCUIT FROM ITS PHYSICAL MANUFACTURE PARAMETERS
(FR) IDENTIFICATION D'UN CIRCUIT INTEGRE A PARTIR DE SES PARAMETRES PHYSIQUES DE FABRICATION
Abrégé : front page image
(EN)The invention concerns an identification method and circuit (1) of the network type of parameters contained in an integrated circuit chip, comprising a single input terminal (2) for applying a signal (E) triggering an identification, the output terminals (3¿1?, 3¿2?, , 3¿i-1?, 3¿i? , , 3¿n-1?, 3¿n?) adapted to deliver a binary identifying code (B¿1?, B¿2?, B¿i-1?, B¿i?, , B¿n-1?, B¿n?), first electrical paths (P¿1?, P¿2?, , P¿i?, , P¿n?), individually connecting said input terminal to each output terminal, and means (4, 5¿1?, 5¿2?, , 5¿i?, , 5¿n?) for simultaneously integrating the binary states present in output of the electrical paths, each path inputting a delay sensitive to technological dispersions and/or of the integrated circuit fabrication method.
(FR)L'invention concerne un procédé et un circuit (1) d'identification de type réseau de paramètres physiques contenus dans une puce de circuit intégré, comportant une unique borne (2) d'entrée d'application d'un signal (E) de déclenchement d'une identification, des bornes (3¿1?, 3¿2?, ..., 3¿i-1?, 3¿i?, ..., 3¿n-1?, 3¿n?) de sortie propres à délivrer un code binaire (B¿1?, B¿2?, ..., B¿i-1?, B¿i?, ..., B¿n-1?, B¿n?) d'identification, des premiers chemins électriques (P¿1?, P¿2?, ..., P¿i?, ..., P¿n?) relaint individuellement ladite borne d'entrée à chaque borne de sortie, et des moyens (4, 5¿1?, 5¿2?, ..., 5¿i?, ..., 5¿n?) de prise en compte simultanée des états binaires présents en sortie des chemins électriques, chaque chemin apportant un retard sensible aux dispertions technologiques et/ou de procédé de fabrication du circuit intégré.
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : français (FR)
Langue de dépôt : français (FR)