WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002080184) CIRCUITS SUR PUCE DESTINES A UN TEST DE MEMOIRE A VITESSE ELEVEE AU MOYEN D'UN DISPOSITIF DE TEST LENT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/080184    N° de la demande internationale :    PCT/US2002/009077
Date de publication : 10.10.2002 Date de dépôt international : 25.03.2002
Demande présentée en vertu du Chapitre 2 :    28.10.2002    
CIB :
G01R 31/319 (2006.01), G11C 29/14 (2006.01), G11C 29/48 (2006.01), H03L 7/06 (2006.01)
Déposants : INFINEON TECHNOLOGIES RICHMOND, LP [US/US]; 6000 Technology Blvd., Sandston, VA 23150 (US)
Inventeurs : VOLRATH, Joerg; (US).
WHITE, Keith; (US).
EUBANKS, Mark; (US)
Mandataire : BRADEN, Stanton, C.; Siemens Corporation, Intellectual Property Dept., 186 Wood Avenue South, Iselin, NJ 08830___ (US).
CHARLES, Glyndwr; Reinhard, Skuhra, Weise & Partner GbR, Friedrichstrasse 31, 80801 München (DE)
Données relatives à la priorité :
09/819,588 28.03.2001 US
Titre (EN) ON-CHIP CIRCUITS FOR HIGH SPEED MEMORY TESTING WITH A SLOW MEMORY TESTER
(FR) CIRCUITS SUR PUCE DESTINES A UN TEST DE MEMOIRE A VITESSE ELEVEE AU MOYEN D'UN DISPOSITIF DE TEST LENT
Abrégé : front page image
(EN)A memory system (26) on a semiconductor body (10) is tested by testing components (12, 14, 16) formed on the semiconductor body. A programmable clock signal generator (12) receives an external clock signal and selectively generates an output clock signal having a frequency at a predetermined multiple of the received external clock signal. A counter (14) receives the output clock signal from the clock signal generator and generates output signals having a cyclical binary count up to the predetermined multiple of the received external clock signal. Memory locations in a programmable look-up memory (16) store separate commands for testing the memory system. The programmable look-up memory receives each of selective remotely generated binary encoded address signals (21a-21n) to access a separate predetermined look-up memory section (30-37), and the binary output signals from the counter for sequentially accessing separate memory locations within the separate predetermined look-up memory section.
(FR)L'invention concerne un système de mémoire (26) sur un corps semi-conducteur (10) testé par des composants de test (12, 14, 16) formés sur le corps semi-conducteur. Un générateur de signal d'horloge programmable (12) reçoit un signal d'horloge externe et génère de manière sélective un signal d'horloge de sortie possédant une fréquence à un multiple prédéterminé du signal d'horloge externe reçu. Un compteur (14) reçoit le signal d'horloge de sortie à partir du générateur de signal d'horloge et génère des signaux de sortie possédant un comptage progressif binaire cyclique jusqu'au multiple prédéterminé du signal d'horloge externe reçu. Des emplacements de mémoire dans une mémoire de recherche programmable (16) stocke des commandes distinctes permettant de tester le système de mémoire. La mémoire de recherche programmable reçoit chacun des signaux sélectifs d'adresse codés, binaires et générés à distance (21a-21n), de manière à accéder à une section distincte prédéterminée de la mémoire de recherche (30-37), ainsi que les signaux de sortie binaires provenant du compteur, aux fins d'accès séquentiel à des emplacements de mémoire distincts dans la section distincte prédéterminée de la mémoire de recherche.
États désignés : DE, JP, KR.
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)