WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002080002) SOUS-SYSTEME DE MEMOIRE MULTIBLOC METTANT EN OEUVRE UN AGENCEMENT DE MULTIPLES MODULES DE MEMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/080002    N° de la demande internationale :    PCT/US2002/010563
Date de publication : 10.10.2002 Date de dépôt international : 29.03.2002
Demande présentée en vertu du Chapitre 2 :    28.10.2002    
CIB :
G06F 13/16 (2006.01), G06F 13/40 (2006.01)
Déposants : SUN MICROSYSTEMS, INC. [US/US]; 4150 Network Circle, Santa Clara, CA 95054 (US)
Inventeurs : DONG, Lam, S.; (US)
Mandataire : CONLEY, ROSE & TAYON, P.C.; KIVLIN, B., Noel, P.O. Box 398, Austin, TX 78767-0398 (US).
HARRIS, Ian; D Young & Co., Briton House, Briton Street, Southampton SO14 3EB (GB)
Données relatives à la priorité :
09/823,540 30.03.2001 US
Titre (EN) MULTI-BANK MEMORY SUBSYSTEM EMPLOYING AN ARRANGEMENT OF MULTIPLE MEMORY MODULES
(FR) SOUS-SYSTEME DE MEMOIRE MULTIBLOC METTANT EN OEUVRE UN AGENCEMENT DE MULTIPLES MODULES DE MEMOIRE
Abrégé : front page image
(EN)A multi-bank memory subsystem employing multiple memory modules. A memory subsystem includes a memory controller coupled to a memory bus. The memory bus includes a plurality of data paths each corresponding to a separate grouping of data lines. The memory bus is coupled to a first plurality of memory modules corresponding to a first memory bank. The first memory bank corresponding to a first range of addresses. The memory bus is also coupled to a second plurality of memory modules corresponding to a second memory bank. The second memory bank corresponding to a second range of addresses. A separate memory module of each of the first and the second memory banks is coupled to each data path of the memory bus. Memory modules that are coupled to the same data path are located adjacent to one another without any intervening memory modules coupled to other data paths.
(FR)La présente invention se rapporte à un sous-système de mémoire multibloc mettant en oeuvre de multiples modules de mémoire. Un sous-système de mémoire comprend un contrôleur de mémoire couplé à un bus mémoire. Le bus mémoire est couplé à une première pluralité de modules de mémoire correspondant à un premier bloc de mémoire. Ce premier bloc de mémoire correspond à une première plage d'adresses. Le bus mémoire est également couplé à une seconde pluralité de modules de mémoire correspondant à un second bloc de mémoire. Ce second bloc de mémoire correspond à une seconde plage d'adresses. Un module de mémoire distinct de chacun des premiers et seconds blocs de mémoire est couplé à chaque chemin de données du bus mémoire. Les modules de mémoire qui sont couplés au même chemin de données sont disposés en position adjacente les uns aux autres sans aucun autre module de mémoire intermédiaire couplé à d'autres chemins de données.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)