WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002079994) SYSTEME DE CONTROLE DE MEMOIRE DOTE D'UN INCREMENTEUR DESTINE A LA GENERATION D'ADRESSES SPECULATIVES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/079994    N° de la demande internationale :    PCT/IB2002/000800
Date de publication : 10.10.2002 Date de dépôt international : 15.03.2002
CIB :
G06F 12/02 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL)
Inventeurs : BAO, Liewei; (NL)
Mandataire : DE JONG, Durk, J.; Internationaal Octrooibureau B.V., Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Données relatives à la priorité :
09/823,160 29.03.2001 US
Titre (EN) MEMORY CONTROL SYSTEM WITH INCREMENTER FOR GENERATING SPECTULATIVE ADDRESSES
(FR) SYSTEME DE CONTROLE DE MEMOIRE DOTE D'UN INCREMENTEUR DESTINE A LA GENERATION D'ADRESSES SPECULATIVES
Abrégé : front page image
(EN)A memory controller includes an incrementer for predicting a next address to be asserted by a processor. The incrementer, structurally a counter, is configurable to wrap at a wrap boundary and to indicate when a predicted address crosses a page boundary if the memory is in page mode. This incrementer provides accurate predictions even where successor addresses are on different pages or, in the case of address loops, even in some cases in which the successor address is not consecutive. Thus, the number of accurate address predictions is increased, enhancing overall performance. The invention has particular applicability to signal processing applications with instructions loops that cross one or more page boundaries.
(FR)L'invention concerne un contrôleur de mémoire comprenant un incrémenteur servant à prévoir une adresse à affirmer par un processeur. Cet incrémenteur, à savoir un compteur sur le plan structurel, peut être configuré pour envelopper au niveau d'une limite et pour indiquer le moment, où une adresse prévue traverse une limite de page, si la mémoire est en mode page. Cet incrémenteur effectue des prévisions précises, même là où des adresses successives se situent sur différentes pages ou en cas de boucles d'adresses, même dans des cas où l'adresse suivante n'est pas consécutive. Ainsi, le nombre de prévisions d'adresses précises est accru, ce qui améliore l'ensemble de la capacité. Cette invention concerne notamment l'applicabilité adéquate à des applications de traitement de signaux avec des boucles d'instructions qui croisent au moins une limite de page.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)