WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002078279) MULTIPLEXEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/078279    N° de la demande internationale :    PCT/JP2002/002444
Date de publication : 03.10.2002 Date de dépôt international : 14.03.2002
CIB :
H04J 3/04 (2006.01), H04J 3/06 (2006.01), H04L 5/14 (2006.01), H04L 25/49 (2006.01)
Déposants : MITSUBISHI DENKI KABUSHIKI KAISHA [JP/JP]; 2-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 100-8310 (JP) (Tous Sauf US).
UEMURA, Aritomo [JP/JP]; (JP) (US Seulement).
KOZAKI, Seiji [JP/JP]; (JP) (US Seulement).
KUBO, Kazuo [JP/JP]; (JP) (US Seulement).
ICHIBANGASE, Hiroshi [JP/JP]; (JP) (US Seulement)
Inventeurs : UEMURA, Aritomo; (JP).
KOZAKI, Seiji; (JP).
KUBO, Kazuo; (JP).
ICHIBANGASE, Hiroshi; (JP)
Mandataire : SAKAI, Hiroaki; Tokyo Club Building, 2-6, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 100-0013 (JP)
Données relatives à la priorité :
2001-74990 15.03.2001 JP
Titre (EN) MULTIPLEXER
(FR) MULTIPLEXEUR
Abrégé : front page image
(EN)An encoder (4) comprises flip-flop circuits (4a, 4b) which latch two-system signals having B/2 transmission speed at a B/2 frequency and output them, an adder (4f) which adds the respective output signals of the flip-flop circuits (4a, 4b) and outputs the sum, and a delayer (4e) which delays the output signal from the flip-flop circuit (4b) by 1/B hr behind the output signal from the flip-flop circuit (4a) on the input timing of the adder (4f).
(FR)L'invention concerne un codeur (4) caractérisé en ce qu'il comprend des circuits basculeurs bistables (4a, 4b) qui verrouillent des signaux à deux systèmes ayant des vitesses de transmission B/2 à une fréquence B/2 et assurent leur sortie, un additionneur (4f) qui additionne les signaux de sortie respectifs des circuits basculeurs bistables (4a, 4b) et effectue la sortie de la somme, et des moyens de temporisation (4e) retardant les signaux de sortie du circuit basculeur (4b) de 1/B hr après les signaux de sortie du circuit basculeur (4a) sur le minutage d'entrée de l'additionneur (4f).
États désignés : US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)