WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002078003) PROCEDE ET APPAREIL POUR POLARISER DES LIGNES DE MATRICE SELECTIONNEES ET NON SELECTIONNEES LORS DE L'ECRITURE D'UNE MATRICE MEMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/078003    N° de la demande internationale :    PCT/US2002/008675
Date de publication : 03.10.2002 Date de dépôt international : 21.03.2002
Demande présentée en vertu du Chapitre 2 :    21.10.2002    
CIB :
G11C 5/02 (2006.01), G11C 7/06 (2006.01), G11C 7/18 (2006.01), G11C 8/08 (2006.01), G11C 8/10 (2006.01), G11C 17/16 (2006.01), G11C 17/18 (2006.01)
Déposants : MATRIX SEMICONDUCTOR, INC. [US/US]; 3230 Scott Boulevard, Santa Clara, CA 95054 (US)
Inventeurs : SCHEUERLEIN, Roy, E.; (US)
Mandataire : GRAHAM, Andrew, C.; Zagorin, O'Brien & Graham, L.L.P., Suite 870, 401 West 15th Street, Austin, TX 78701 (US).
POTTER, Julian, Mark; D. Young & Co, 21 New Fetter Lane, London EC4A 1DA (GB)
Données relatives à la priorité :
60/277,794 21.03.2001 US
60/277,815 21.03.2001 US
60/277,738 21.03.2001 US
09/897,771 29.06.2001 US
Titre (EN) METHOD AND APPARATUS FOR BIASING SELECTED AND UNSELECTED ARRAY LINES WHEN WRITING A MEMORY ARRAY
(FR) PROCEDE ET APPAREIL POUR POLARISER DES LIGNES DE MATRICE SELECTIONNEES ET NON SELECTIONNEES LORS DE L'ECRITURE D'UNE MATRICE MEMOIRE
Abrégé : front page image
(EN)A passive element memory array preferably biases selected X-lines to an externally received VPP voltage and selected Y-lines to ground. Unselected Y-lines are preferably biased to VPP minus a first offset voltage, and unselected X-lines biased to a second offset voltage (relative to ground). The first and second offset voltages preferably are identical and have a value of about 0.5 to 2 volts. The VPP voltage depends upon the memory cell technology used, and preferably falls within the range of 5 to 20 volts. The area otherwise required for an on-chip VPP generator and saves the power that would be consumed by such a generator. In addition, the operating temperature of the integrated circuit during the programming operation decreases, which further decreases power dissipation. When discharging the memory array, the capacitance between layers is preferably discharged first, then the layers are discharged to ground.
(FR)Selon cette invention, un matrice mémoire à élément passif polarise de préférence des lignes X sélectionnées à une tension V¿PP? reçue de l'extérieur et des lignes Y sélectionnées à la terre. Des lignes Y non sélectionnées sont de préférence polarisées à V¿PP? moins une première tension de décalage, et des lignes X non sélectionnées polarisées à une seconde tension de décalage (relative à la terre). Les première et seconde tensions de décalage sont de préférence identiques et possèdent une valeur d'environ 0,5 à 2 volts. La tension V¿PP? dépend de la technologie de cellule mémoire utilisée, et de préférence est comprise dans la plage allant de 5 à 20 volts. Ainsi, la zone de puce habituellement requise pour un générateur de tension V¿PP? incorporé est réduite, ce qui permet d'économiser la puissance qui serait consommée par un tel générateur. En outre, la température de fonctionnement du circuit intégré durant l'opération de programmation diminue, ce qui diminue encore la dissipation de puissance. Lorsque que la matrice mémoire est déchargée, la capacité entre les couches est de préférence déchargée en premier, puis les couches sont déchargées à la terre.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)